В этой книге предлагается дизайн и архитектура деблокирующего фильтра (DBF), который устраняет артефакты блокировки в новом развивающемся высокоэффективном кодировании видео (HEVC). DBF в HEVC использует два типа фильтров - обычный и сильный. Архитектура обоих режимов фильтрации предложена в этой книге. Распределенная память и два пути передачи данных увеличивают параллелизм и делают архитектуру более эффективной. Предложенная архитектура была сначала реализована в MATLAB 2013(R), затем описана с помощью Verilog в MODELSIM 10.2c(R) и, наконец, синтезирована в Xilinx ISE Design Suite 14.5(R). Предложенная архитектура описана на языке Verilog и реализована на ПЛИС. Архитектура позволяет в режиме реального времени вычислять видео 4k UHD со скоростью 30 кадров в секунду, используя 46,65 млн тактов. Общее эквивалентное количество вентилей предложенной архитектуры составляет 11,4K для реализации на плате Virtex-4 и 46K для платы Virtex-5.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.