Andere Kunden interessierten sich auch für
![Desafios e perspectivas da implementação da administração pública eletrónica no Afeganistão]( "Desafios e perspectivas da implementação da administração pública eletrónica no Afeganistão")
Desafios e perspectivas da implementação da administração pública eletrónica no Afeganistão19,99 €![Análisis de varias estructuras DCVSL e implementación del sumador completo]( "Análisis de varias estructuras DCVSL e implementación del sumador completo")
Análisis de varias estructuras DCVSL e implementación del sumador completo36,99 €![Análise de desempenho de diferentes estruturas celulares DRAM baseadas em CMOS]( "Análise de desempenho de diferentes estruturas celulares DRAM baseadas em CMOS")
Análise de desempenho de diferentes estruturas celulares DRAM baseadas em CMOS26,99 €![Conceção de memórias utilizando a tecnologia de autómatos celulares de pontos quânticos (QCA)]( "Conceção de memórias utilizando a tecnologia de autómatos celulares de pontos quânticos (QCA)")
Conceção de memórias utilizando a tecnologia de autómatos celulares de pontos quânticos (QCA)23,99 €![Básico de Dispositivos e Circuitos Electrónicos]( "Básico de Dispositivos e Circuitos Electrónicos")
Básico de Dispositivos e Circuitos Electrónicos29,99 €![Somador de seleção de transporte eficiente em termos de área-atraso e potência]( "Somador de seleção de transporte eficiente em termos de área-atraso e potência")
Somador de seleção de transporte eficiente em termos de área-atraso e potência29,99 €![Adder completo usando CNFET para aplicações de missão crítica]( "Adder completo usando CNFET para aplicações de missão crítica")
Adder completo usando CNFET para aplicações de missão crítica40,99 €
A lógica de comutação de tensão em cascata diferencial (DCVSL) é uma técnica de circuito CMOS que apresenta vantagens potenciais em relação à lógica NAND/NOR convencional em termos de dissipação de energia, atraso do circuito, densidade de disposição e flexibilidade lógica. Neste documento, é apresentada uma comparação pormenorizada de todas as estruturas DCVSL, incluindo a implementação do circuito Full Adder com a ajuda dessas estruturas DCVSL, que inclui a DCVSL estática, a DCVSL dinâmica e a DCVSL modificada. A análise do desempenho é efectuada na tecnologia CMOS de 90nm da Cadence Virtuoso. A análise de todas estas estruturas DCVSL é seguida da implementação do Full Adder. Os somadores são os blocos de construção dos sistemas informáticos. Os sistemas informáticos digitais utilizam amplamente operações aritméticas. A adição é uma operação aritmética necessária, que é também a raiz de uma operação aritmética como a multiplicação. Do mesmo modo, adicionando outra porta XOR, a célula somadora de base pode ser modificada para funcionar como sub-trator, que pode ser utilizado para a divisão. Por conseguinte, a célula somadora de 1 bit é o bloco final e simples de uma unidade aritmética de um sistema. Assim, a célula somadora básica de 1 bit deve ser melhorada, tal como o desempenho dos circuitos digitais.