Análisis comparativo del procesamiento secuencial y concurrente de flotantes - Gumber, Karan; Thangjaam, Sharmelee; Talwar, Meenu
25,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in über 4 Wochen
  • Broschiertes Buch

Los sumadores de coma flotante son difíciles de implementar en dispositivos reconfigurables debido a la complejidad de su algoritmo. El trabajo propuesto describe la implementación del sumador de coma flotante utilizando procesamiento secuencial y concurrente en hardware reconfigurable. La implementación del sumador de coma flotante utilizando el procesamiento secuencial utiliza menos área de chip, pero con un aumento significativo en el retardo combinacional y el período de reloj en comparación con el procesamiento concurrente. La implementación del sumador de coma flotante utilizando…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
Los sumadores de coma flotante son difíciles de implementar en dispositivos reconfigurables debido a la complejidad de su algoritmo. El trabajo propuesto describe la implementación del sumador de coma flotante utilizando procesamiento secuencial y concurrente en hardware reconfigurable. La implementación del sumador de coma flotante utilizando el procesamiento secuencial utiliza menos área de chip, pero con un aumento significativo en el retardo combinacional y el período de reloj en comparación con el procesamiento concurrente. La implementación del sumador de coma flotante utilizando procesamiento concurrente en Virtex 4 consume un 7% de área de chip con un retardo combinacional de 24.201nseg sin offset y 27.891nseg con offset, mientras que la implementación del sumador de coma flotante en Spartan 2E utilizando procesamiento concurrente utiliza 401 slices con un retardo combinacional de 56.679nseg y consume 18.000seg. 679nsec y consume 188908 Kbytes de memoria mientras que la implementación del mismo en Spartan 2E utilizando procesamiento secuencial consume el 52% del área del chip con un retardo combinacional de 69.987nsec y esto implica que la velocidad de reloj del procesamiento concurrente es mayor que la del procesamiento secuencial pero el consumo de área también es mayor.
Autorenporträt
Karan Gumber recebeu o grau de Mestre em Engenharia Eletrónica e de Comunicações da UIET, Universidade de Panjab, sob a supervisão de Sharmelee Thangjam. Atualmente, está a tirar o doutoramento no IIT Roorkee, sob a supervisão do Dr. Meeenaksi Rawat. Os seus actuais interesses de investigação incluem o processamento de sinais para rádios definidos por software e comunicações.