Beschreibung
Produktdetails
Einband
Taschenbuch
Erscheinungsdatum
22.04.2014
Verlag
LAP LAMBERT Academic PublishingSeitenzahl
156
Maße (L/B/H)
22/15/1 cm
Gewicht
224 g
Sprache
Englisch
ISBN
978-3-659-53086-9
Field Programmable Gate Arrays (FPGAs) have scaled continuously in speed, capacity and energy efficiency, allowing the integration of ever-larger systems into a single FPGA chip. This brings challenges to the productivity of developers in leveraging the sea of FPGA resources. Higher level of design abstractions and programming models are needed to improve the design productivity, which in turn ask for memory architectural supports on FPGAs. Given the wide range of FPGA applications, it is impractical to address the diverse needs with a single generic architecture. Instead, a library consisting of common building blocks is more promising. This work investigates three key problems including scheduling, switching and caching, that are critical to memory system performance. For each of them, a driving application is studied to understand the true design requirements, and the physical characteristics of FPGAs are exploited to achieve efficient solutions. The efforts lead to performance improvements, resource savings and feasibilities of new approaches for well-known problems.
Kundinnen und Kunden meinen
Verfassen Sie die erste Bewertung zu diesem Artikel
Helfen Sie anderen Kund*innen durch Ihre Meinung
Kurze Frage zu unserer Seite
Vielen Dank für dein Feedback
Wir nutzen dein Feedback, um unsere Produktseiten zu verbessern. Bitte habe Verständnis, dass wir dir keine Rückmeldung geben können. Falls du Kontakt mit uns aufnehmen möchtest, kannst du dich aber gerne an unseren Kund*innenservice wenden.
zum Kundenservice