23,99 €
inkl. MwSt.
Versandfertig in 6-10 Tagen
12 °P sammeln
Andere Kunden interessierten sich auch für
![Valutazione delle tecniche di decomposizione dei segnali EMG]( "Valutazione delle tecniche di decomposizione dei segnali EMG")
Valutazione delle tecniche di decomposizione dei segnali EMG26,99 €![Processori DSP]( "Processori DSP")
Processori DSP26,99 €![Studio dei segnali EEG per bambini con disabilità neuromotoria]( "Studio dei segnali EEG per bambini con disabilità neuromotoria")
Studio dei segnali EEG per bambini con disabilità neuromotoria26,99 €![Implementazione ASIC del moltiplicatore di Pezaris nelle architetture FFT DIT]( "Implementazione ASIC del moltiplicatore di Pezaris nelle architetture FFT DIT")
Implementazione ASIC del moltiplicatore di Pezaris nelle architetture FFT DIT26,99 €![Progettazione di filtri a risposta impulsiva finita (Fir) mediante rete neurale]( "Progettazione di filtri a risposta impulsiva finita (Fir) mediante rete neurale")
Progettazione di filtri a risposta impulsiva finita (Fir) mediante rete neurale26,99 €![Architetture veloci e flessibili per comunicazioni sicure]( "Architetture veloci e flessibili per comunicazioni sicure")
Architetture veloci e flessibili per comunicazioni sicure29,99 €![Approcci ottimali per il rilevamento dei confini delle riprese video]( "Approcci ottimali per il rilevamento dei confini delle riprese video")
Approcci ottimali per il rilevamento dei confini delle riprese video44,99 €
Il calcolo approssimato fornisce una soluzione alternativa per ridurre il consumo energetico degli attuali dispositivi DSP ad alte prestazioni. Le tecniche convenzionali di moltiplicazione e addizione consumano molta energia. In questo breve lavoro si esamina la progettazione di unità aritmetiche approssimate per applicazioni di elaborazione del segnale. In primo luogo viene proposto un sommatore approssimato modificando la logica della cella sommatore completa di base. La cella adder proposta ha un numero di transistor inferiore rispetto a un approccio simile recente. Successivamente, viene progettato un moltiplicatore approssimato a basso errore utilizzando il rilevamento del lead one e selezionando n/2 bit per un ingresso di n bit. Il moltiplicatore approssimato a n/2 bit proposto si comporta bene in termini di errore e potenza rispetto a un approccio simile recente. Inoltre, le unità approssimate sono implementate in un'unità Multiply-Accumulate (MAC). L'unità MAC approssimata proposta offre un miglioramento significativo in termini di potenza, area e ritardo, a costo di un lieve peggioramento dell'accuratezza. Infine, l'unità MAC proposta viene implementata in un'applicazione di filtraggio per verificarne la funzionalità.