Andere Kunden interessierten sich auch für
![Uma Arquitetura de Hardware Eficiente para Encriptação Multimédia]( "Uma Arquitetura de Hardware Eficiente para Encriptação Multimédia")
Uma Arquitetura de Hardware Eficiente para Encriptação Multimédia55,99 €![Um Sistema Eficiente para o Reconhecimento Parcial da Impressão da Palma usando Pontes]( "Um Sistema Eficiente para o Reconhecimento Parcial da Impressão da Palma usando Pontes")
Um Sistema Eficiente para o Reconhecimento Parcial da Impressão da Palma usando Pontes23,99 €![MPSoCs com arquitectura multi-núcleo heterogénea de um só visto]( "MPSoCs com arquitectura multi-núcleo heterogénea de um só visto")
MPSoCs com arquitectura multi-núcleo heterogénea de um só visto23,99 €![Buenas prácticas en Arquitectura Orientada a Servicios (SOA)]( "Buenas prácticas en Arquitectura Orientada a Servicios (SOA)")
Buenas prácticas en Arquitectura Orientada a Servicios (SOA)70,99 €![Técnicas de computación blanda para la restauración de imágenes]( "Técnicas de computación blanda para la restauración de imágenes")
Técnicas de computación blanda para la restauración de imágenes44,99 €![Análisis bayesiano de supervivencia para algunos modelos nuevos con Stan]( "Análisis bayesiano de supervivencia para algunos modelos nuevos con Stan")
Análisis bayesiano de supervivencia para algunos modelos nuevos con Stan29,99 €![Sistema de control de acceso RFID para hospitales]( "Sistema de control de acceso RFID para hospitales")
Sistema de control de acceso RFID para hospitales29,99 €
Este libro presenta un esquema de seguridad sin sobrecarga para sistemas de procesamiento digital de imágenes embebidos en tiempo real. El bloque de compresión de la Transformada Wavelet Discreta (DWT) se construye utilizando un enfoque parametrizado, introduciendo un parámetro libre en el diseño. Para crear este bloque de compresión DWT parametrizado, utilizamos un banco de filtros wavelet biortogonales. Este enfoque permite establecer un espacio de claves para el cifrado multimedia ligero. La parametrización produce coeficientes racionales, lo que da lugar a una eficiente implementación hardware en coma fija. Este método, que alcanza una velocidad de reloj de más de 244 MHz en una FPGA Xilinx Virtex 2P, resulta muy eficaz. Una comparación con los enfoques existentes pone de relieve las ventajas significativas en términos de rendimiento y sobrecarga de hardware cuando se integran características de seguridad en la arquitectura DWT.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.