
Arquitectura VLSI para Sistema em Chip (SOC) para Compressão de Imagem
Versandkostenfrei!
Versandfertig in 6-10 Tagen
24,99 €
inkl. MwSt.
PAYBACK Punkte
12 °P sammeln!
O rápido crescimento das aplicações de imagem digital, incluindo a edição electrónica, multimédia, teleconferência e televisão de alta definição (HDTV), aumentou a necessidade de técnicas de compressão de imagem eficazes e padronizadas. Isto tornou-se mais popular com a ajuda da tecnologia System-On-Chip (SOC), que dá baixa potência, área, atraso, requisitos de custo. Dados multimédia não comprimidos (gráficos, áudio e vídeo) requerem uma considerável capacidade de armazenamento e largura de banda de transmissão. O sinal de vídeo digitalizado é comprimido usando DHT, D...
O rápido crescimento das aplicações de imagem digital, incluindo a edição electrónica, multimédia, teleconferência e televisão de alta definição (HDTV), aumentou a necessidade de técnicas de compressão de imagem eficazes e padronizadas. Isto tornou-se mais popular com a ajuda da tecnologia System-On-Chip (SOC), que dá baixa potência, área, atraso, requisitos de custo. Dados multimédia não comprimidos (gráficos, áudio e vídeo) requerem uma considerável capacidade de armazenamento e largura de banda de transmissão. O sinal de vídeo digitalizado é comprimido usando DHT, DCT, DFT, DST e as suas combinações com DHT. A Transformada Discreta Hartley é utilizada como transformação básica devido à sua reversibilidade; por conseguinte, outros núcleos de transformação podem ser desenvolvidos a partir de DHT. A arquitectura é desenvolvida utilizando a linguagem descritiva de Hardware Verilog e foi testada para imagens fixas. Os resultados da simulação mostram que a transformação híbrida DHT+DCT atinge uma taxa de compressão de 81% utilizando a arquitectura proposta e a sua potência, atraso e área da transformação híbrida DHT+DCT também foi calculada. O trabalho pode ser alargado para derivar uma nova transformada de núcleo único que pode ter menos complexidade.