Nicht lieferbar
Andere Kunden interessierten sich auch für
![Arquitectura VLSI para Sistema em Chip (SOC) para Compressão de Imagem]( "Arquitectura VLSI para Sistema em Chip (SOC) para Compressão de Imagem")
Arquitectura VLSI para Sistema em Chip (SOC) para Compressão de Imagem24,99 €![Compresión de Imágenes mediante Modelos Gausianos de Percepción Visual]( "Compresión de Imágenes mediante Modelos Gausianos de Percepción Visual")
Compresión de Imágenes mediante Modelos Gausianos de Percepción Visual25,99 €![Arquitectura VLSI para Remoção de Ruído de Impulso em Imagens]( "Arquitectura VLSI para Remoção de Ruído de Impulso em Imagens")
Arquitectura VLSI para Remoção de Ruído de Impulso em Imagens26,99 €![Arquitectura de laboratorios remotos para la enseñanza de ingeniería]( "Arquitectura de laboratorios remotos para la enseñanza de ingeniería")
Arquitectura de laboratorios remotos para la enseñanza de ingeniería42,99 €![Unidad en Arquitectura FPGA para Análisis de Fase Y Amplitud]( "Unidad en Arquitectura FPGA para Análisis de Fase Y Amplitud")
Unidad en Arquitectura FPGA para Análisis de Fase Y Amplitud39,99 €
El rápido crecimiento de las aplicaciones de imagen digital, como la autoedición, los multimedios, las teleconferencias y la televisión de alta definición (HDTV), ha aumentado la necesidad de contar con técnicas de compresión de imágenes eficaces y estandarizadas. Esto se ha hecho más popular con la ayuda de la tecnología System-On-Chip (SOC), que ofrece requisitos de baja potencia, área, retardo y coste. Los datos multimedia (gráficos, audio y vídeo) sin comprimir requieren una capacidad de almacenamiento y un ancho de banda de transmisión considerables. La señal de vídeo digitalizada se comprime mediante DHT, DCT, DFT, DST y sus combinaciones con DHT. La transformada discreta de Hartley se utiliza como transformada básica debido a su reversibilidad; por lo tanto, se pueden desarrollar otros núcleos de transformación a partir de la DHT. La arquitectura se ha desarrollado utilizando el lenguaje descriptivo de hardware Verilog y se ha probado para imágenes fijas. Los resultados de la simulación muestran que la transformada híbrida DHT+DCT alcanza una relación de compresión del 81% utilizando la arquitectura propuesta y también se ha calculado la potencia, el retardo y el área de la transformada híbrida DHT+DCT. El trabajo puede ampliarse para derivar una nueva transformada de núcleo único que pueda tener menos complejidad.