Andere Kunden interessierten sich auch für
![Mise en ¿uvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT]( "Mise en ¿uvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT")
Mise en ¿uvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT26,99 €![ASIC Implementation of Pezaris Multiplier in DIT FFT Architectures]( "ASIC Implementation of Pezaris Multiplier in DIT FFT Architectures")
ASIC Implementation of Pezaris Multiplier in DIT FFT Architectures26,99 €![ASIC-Implementierung des Pezaris-Multiplikators in DIT-FFT-Architekturen]( "ASIC-Implementierung des Pezaris-Multiplikators in DIT-FFT-Architekturen")
ASIC-Implementierung des Pezaris-Multiplikators in DIT-FFT-Architekturen39,90 €![Implementazione ASIC del moltiplicatore di Pezaris nelle architetture FFT DIT]( "Implementazione ASIC del moltiplicatore di Pezaris nelle architetture FFT DIT")
Implementazione ASIC del moltiplicatore di Pezaris nelle architetture FFT DIT26,99 €![ASIC-realizaciq umnozhitelq Pezarisa w arhitekturah BPF DIT]( "ASIC-realizaciq umnozhitelq Pezarisa w arhitekturah BPF DIT")
ASIC-realizaciq umnozhitelq Pezarisa w arhitekturah BPF DIT13,99 €![Vedic Mathematics & its Significance]( "Vedic Mathematics & its Significance")
Vedic Mathematics & its Significance26,99 €![ASIC Implementação de FP-AU de Baixa Potência usando Lógica Reversivel]( "ASIC Implementação de FP-AU de Baixa Potência usando Lógica Reversivel")
ASIC Implementação de FP-AU de Baixa Potência usando Lógica Reversivel23,99 €
Os multiplicadores com grande comprimento de bits têm um grande impacto no desempenho dos circuitos digitais em muitas aplicações como a criptografia, o processamento de sinais digitais e o processamento de imagens. As performances de muitos problemas computacionais são frequentemente dominadas pela velocidade a que uma operação de multiplicação pode ser executada. Este livro dá uma breve visão geral de vários multiplicadores tais como Baugh Wooley, Pezaris, Array, Booth, multiplicadores Vedic e multiplicadores baseados em Compressores. O principal objectivo é comparar vários tipos de multiplicadores em termos de consumo de energia, área e atraso. Estes conceitos de multiplicação assinados são implementados em Verilog HDL e implementados em Cadence RTL Compiler com tecnologia de 180nm.