Andere Kunden interessierten sich auch für
![Implémentation ASIC d'un FP-AU à faible puissance utilisant une logique réversible]( "Implémentation ASIC d'un FP-AU à faible puissance utilisant une logique réversible")
Implémentation ASIC d'un FP-AU à faible puissance utilisant une logique réversible23,99 €![ASIC Implementação de FP-AU de Baixa Potência usando Lógica Reversivel]( "ASIC Implementação de FP-AU de Baixa Potência usando Lógica Reversivel")
ASIC Implementação de FP-AU de Baixa Potência usando Lógica Reversivel23,99 €![Implementazione ASIC di FP-AU a bassa potenza con logica reversibile]( "Implementazione ASIC di FP-AU a bassa potenza con logica reversibile")
Implementazione ASIC di FP-AU a bassa potenza con logica reversibile23,99 €![ASIC-realizaciq malomoschnogo FP-AU s ispol'zowaniem obratimoj logiki]( "ASIC-realizaciq malomoschnogo FP-AU s ispol'zowaniem obratimoj logiki")
ASIC-realizaciq malomoschnogo FP-AU s ispol'zowaniem obratimoj logiki13,99 €![ASIC Implementation of Low Power FP-AU using Reversible Logic]( "ASIC Implementation of Low Power FP-AU using Reversible Logic")
ASIC Implementation of Low Power FP-AU using Reversible Logic23,99 €![ASIC-Implementierung des Pezaris-Multiplikators in DIT-FFT-Architekturen]( "ASIC-Implementierung des Pezaris-Multiplikators in DIT-FFT-Architekturen")
ASIC-Implementierung des Pezaris-Multiplikators in DIT-FFT-Architekturen39,90 €![BIST mit geringem Stromverbrauch für VLSI-Digitalschaltungen]( "BIST mit geringem Stromverbrauch für VLSI-Digitalschaltungen")
BIST mit geringem Stromverbrauch für VLSI-Digitalschaltungen84,90 €
Dieses Buch gibt einen Einblick in den Entwurf von VLSI-Architekturen für Gleitkomma-Arithmetikeinheiten unter Verwendung reversibler Logik für Anwendungen mit geringem Stromverbrauch. Kapitel 1 beschreibt kurz die Bedeutung der reversiblen Logik. Kapitel 2 erörtert verschiedene Ansätze für den Entwurf reversibler arithmetischer Schaltungen. Kapitel 3 beschreibt die Realisierung von Basisgattern in reversibler Logik. Der ASIC-Entwurf eines reversiblen Gleitkomma-Addierers wird in Kapitel 4 diskutiert. In Kapitel 5 wird der ASIC-Entwurf eines reversiblen Gleitkomma-Multiplikators erörtert. Schließlich schließt Kapitel 6 die Arbeit ab.