Andere Kunden interessierten sich auch für
![ASIC-Implementierung einer stromsparenden FP-AU mit umkehrbarer Logik]( "ASIC-Implementierung einer stromsparenden FP-AU mit umkehrbarer Logik")
ASIC-Implementierung einer stromsparenden FP-AU mit umkehrbarer Logik35,90 €![Guaranteed Verification of Dynamic Systems]( "Guaranteed Verification of Dynamic Systems")
Guaranteed Verification of Dynamic Systems51,00 €![Integrierte Digitale Schaltungen]( "Integrierte Digitale Schaltungen")
Integrierte Digitale Schaltungen139,99 €![Design, Analysis and Test of Logic Circuits Under Uncertainty]( "Design, Analysis and Test of Logic Circuits Under Uncertainty")
Design, Analysis and Test of Logic Circuits Under Uncertainty74,99 €![Comp Cryptography C]( "Comp Cryptography C")
Comp Cryptography C124,99 €![Verbessertes CMOS-Stromspiegeldesign mit geringer Leistung]( "Verbessertes CMOS-Stromspiegeldesign mit geringer Leistung")
Verbessertes CMOS-Stromspiegeldesign mit geringer Leistung60,90 €![CEC370 LC-Design mit geringem Stromverbrauch]( "CEC370 LC-Design mit geringem Stromverbrauch")
CEC370 LC-Design mit geringem Stromverbrauch43,90 €
Ungefähre Berechnungen bieten eine alternative Lösung zur Reduzierung des Energieverbrauchs von modernen DSP-Hochleistungsanwendungsgeräten. Herkömmliche Multiplikations- und Additionstechniken verbrauchen viel Energie. In diesem kurzen Entwurf werden ungefähre arithmetische Einheiten für die Signalverarbeitung untersucht. Zunächst wird ein ungefährer Addierer vorgeschlagen, indem die Logik der grundlegenden Volladdiererzelle geändert wird. Die vorgeschlagene Addiererzelle hat im Vergleich zu einem ähnlichen Ansatz aus jüngerer Zeit eine geringere Transistoranzahl. Als Nächstes wird ein Näherungsmultiplizierer mit geringem Fehler entworfen, der die Erkennung von Einsen und die Auswahl von n/2 Bits für eine n-Bit-Eingabe verwendet. Der vorgeschlagene n/2-Bit-Näherungsmultiplizierer weist im Vergleich zu einem ähnlichen Ansatz eine gute Leistung in Bezug auf Fehler und Leistung auf. Anschließend werden die Näherungseinheiten in einer Multiplizieren-Akkumulieren-Einheit (MAC) implementiert. Die vorgeschlagene ungefähre MAC-Einheit bietet eine erhebliche Verbesserung in Bezug auf Leistung, Fläche und Verzögerung bei nur geringer Verschlechterung der Genauigkeit. Schließlich wird die vorgeschlagene MAC-Einheit in einer Filteranwendung implementiert, um die Funktionalität zu überprüfen.