51,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 1-2 Wochen
payback
26 °P sammeln
  • Broschiertes Buch

L'accroissement de la complexité des circuits intégrés joint à une demande constante de réduction du temps de mise sur le marché s'est traduit par une évolution majeure du flot de conception: l'approche hiérarchique qui consiste à subdiviser physiquement le circuit en blocs. Afin de piloter les différents algorithmes de conception, il est nécessaire de spécifier des contraintes locales pour chacun des blocs. L'étape qui consiste à dériver ces contraintes à partir des contraintes du circuit est appelée "budgétisation de contraintes". Dans la littérature, plusieurs approches de budgétisation ont…mehr

Produktbeschreibung
L'accroissement de la complexité des circuits intégrés joint à une demande constante de réduction du temps de mise sur le marché s'est traduit par une évolution majeure du flot de conception: l'approche hiérarchique qui consiste à subdiviser physiquement le circuit en blocs. Afin de piloter les différents algorithmes de conception, il est nécessaire de spécifier des contraintes locales pour chacun des blocs. L'étape qui consiste à dériver ces contraintes à partir des contraintes du circuit est appelée "budgétisation de contraintes". Dans la littérature, plusieurs approches de budgétisation ont été proposées pour adresser des problèmes tels que le placement ou le routage. Ces approches ont alors été reprises pour piloter un flot d'optimisation hiérarchique sans prendre en compte la forte flexibilité de la logique. En effet, contrairement à ce qui se passe pour une étape de placement physique, dans une étape d'optimisation, la structure logique du circuit est largement susceptible d'évoluer. Ce livre propose une nouvelle approche de budgétisation qui prend en compte cette flexibilité pour piloter des optimisations dans un flot de conception hiérarchique.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.
Autorenporträt
Olivier Omedes travaille pour la société Cadence Design Systemsdepuis 2001. Il a obtenu son doctorat en Microélectronique en2004. Ses travaux de recherche couvrent de multiples étapes duflot de conception allant de l'optimisation temporelle descircuits digitaux à l'amélioration du rendement de la lithographie.