Andere Kunden interessierten sich auch für
![Entwurf einer DPLL in CMOS-Technologie]( "Entwurf einer DPLL in CMOS-Technologie")
Entwurf einer DPLL in CMOS-Technologie35,90 €![Progettazione di un DPLL con tecnologia CMOS]( "Progettazione di un DPLL con tecnologia CMOS")
Progettazione di un DPLL con tecnologia CMOS23,99 €![Desenho de DPLL usando Tecnologia CMOS]( "Desenho de DPLL usando Tecnologia CMOS")
Desenho de DPLL usando Tecnologia CMOS23,99 €![Razrabotka DPLL s ispol'zowaniem tehnologii KMOP]( "Razrabotka DPLL s ispol'zowaniem tehnologii KMOP")
Razrabotka DPLL s ispol'zowaniem tehnologii KMOP13,99 €![Design of DPLL using CMOS Technology]( "Design of DPLL using CMOS Technology")
Design of DPLL using CMOS Technology23,99 €![Synthétiseurs de fréquences monolithiques sur silicium en bande K]( "Synthétiseurs de fréquences monolithiques sur silicium en bande K")
Synthétiseurs de fréquences monolithiques sur silicium en bande K46,99 €![Conception et analyse d'un VCO à faible puissance pour les VLSI et les systèmes de communication]( "Conception et analyse d'un VCO à faible puissance pour les VLSI et les systèmes de communication")
Conception et analyse d'un VCO à faible puissance pour les VLSI et les systèmes de communication36,99 €
Les PLL fonctionnent en ajustant en permanence un oscillateur commandé par tension ou par courant pour faire correspondre (verrouiller) la phase et la fréquence d'un signal d'entrée. Un circuit appelé comparateur de phase amène le VCO à rechercher et à se verrouiller sur la fréquence souhaitée, qui est réglée par un oscillateur commandé en tension. Lorsque la fréquence du VCO diffère de la fréquence de référence, le comparateur de phase produit une tension d'erreur. La boucle à verrouillage de phase numérique (DPLL) est l'un des dispositifs les plus importants dans presque tous les systèmes électroniques. Ce livre présente la conception de la DPLL en utilisant la technologie CMOS 45nm sub-micronique et implémentée en utilisant le logiciel microwind 3.1. Le logiciel microwind 3.1 est utilisé pour concevoir et simuler un circuit intégré au niveau de la description physique. La performance de la DPLL est également observée pour les différentes fréquences d'entrée variables et le résultat est conforme à la marque. La plage de verrouillage pour la DPLL et le temps de verrouillage sont également observés comme prévu.