Conception et mise en ¿uvre de compresseurs 4X2 utilisant de nouveaux modules XNOR - Thottempudi, Pardhu
26,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 6-10 Tagen
payback
13 °P sammeln
  • Broschiertes Buch

Je présente une nouvelle conception d'un additionneur fUll à 1 bit avec un style de conception hybride-CMOS. Mon approche permet d'obtenir des opérations à faible consommation d'énergie dans une technologie de 90 nm. Le style de conception hybride-CMOS utilise divers circuits CMOS de style logique pour construire de nouveaux additionneurs complets avec les spécifications souhaitées. Le nouveau circuit d'additionneur complet SERF (FA) optimisé pour un fonctionnement à très faible consommation d'énergie est basé sur des portes XOR modifiées avec un gating d'horloge pour minimiser la consommation…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
Je présente une nouvelle conception d'un additionneur fUll à 1 bit avec un style de conception hybride-CMOS. Mon approche permet d'obtenir des opérations à faible consommation d'énergie dans une technologie de 90 nm. Le style de conception hybride-CMOS utilise divers circuits CMOS de style logique pour construire de nouveaux additionneurs complets avec les spécifications souhaitées. Le nouveau circuit d'additionneur complet SERF (FA) optimisé pour un fonctionnement à très faible consommation d'énergie est basé sur des portes XOR modifiées avec un gating d'horloge pour minimiser la consommation d'énergie. Il génère également des sorties à oscillation complète simultanément. Le nouveau circuit d'additionneur complet fonctionne avec succès à basse tension avec une excellente intégrité du signal. Le nouvel additionneur affiche de meilleures mesures de puissance et de délai par rapport aux additionneurs standard. Pour évaluer les performances du nouvel additionneur complet dans un circuit réel, nous avons réalisé des compresseurs 4-2,5-2,5-3,7-2,11-2,15-4,31-5 qui sont essentiellement utilisés dans les modules multiplicateurs des filtres DSP. Les résultats de la simulation utilisant la technologie CMOS 90nm standard sont fournis. Les résultats de la simulation montrent une réduction de 5 à 20 % de la puissance et du délai pour une fréquence de 50 MHz et une plage de tensions d'alimentation de 1,1 V.
Autorenporträt
Thottempudi Pardhu schloss 2011 sein B.Tech-Studium in ECE am MLRIT und 2013 sein M.Tech-Studium in Embedded Systems an der Vignan University ab und promovierte an der VIT University in RADAR SIGNAL Processing. 20 internationale Arbeiten hat er in renommierten Zeitschriften und Konferenzen veröffentlicht und arbeitet jetzt als Assistenzprofessor im Fachbereich ECE am St. Peters Engg College in Hyderabad.