Andere Kunden interessierten sich auch für
![Conversor de tempo para digital dedicado a aplicações ADPLL sem divisórias]( "Conversor de tempo para digital dedicado a aplicações ADPLL sem divisórias")
Conversor de tempo para digital dedicado a aplicações ADPLL sem divisórias29,99 €![Progettazione di un convertitore analogico-digitale con tecnologia CMOS a 180 nm]( "Progettazione di un convertitore analogico-digitale con tecnologia CMOS a 180 nm")
Progettazione di un convertitore analogico-digitale con tecnologia CMOS a 180 nm26,99 €![Progettazione e implementazione di un sistema di lettura automatica dei contatori senza fili]( "Progettazione e implementazione di un sistema di lettura automatica dei contatori senza fili")
Progettazione e implementazione di un sistema di lettura automatica dei contatori senza fili34,99 €![Applicazioni dell'elaborazione digitale del segnale]( "Applicazioni dell'elaborazione digitale del segnale")
Applicazioni dell'elaborazione digitale del segnale32,99 €![Elaborazione digitale delle immagini in applicazioni sanitarie]( "Elaborazione digitale delle immagini in applicazioni sanitarie")
Elaborazione digitale delle immagini in applicazioni sanitarie29,99 €![Collegamento senza fili del sensore ottico]( "Collegamento senza fili del sensore ottico")
Collegamento senza fili del sensore ottico20,99 €![Progetto di divisore flessibile multibanda con clock a bassa potenza a fase singola]( "Progetto di divisore flessibile multibanda con clock a bassa potenza a fase singola")
Progetto di divisore flessibile multibanda con clock a bassa potenza a fase singola40,99 €
Il libro presenta un nuovo convertitore tempo-digitale (TDC) per l'All Digital Phase Locked Loop (ADPLL) in grado di raggiungere un'elevata linearità e un'ampia gamma di ingressi con codice di uscita frazionario normalizzato. La topologia si basa su celle di ritardo pseudo-differenziali avviabili. Arbitra in formato Gated Ring Oscillator (GRO) in modo da estendere l'intervallo di tempo della misura. È stata sviluppata un'unità di normalizzazione per calibrare gratuitamente l'uscita e misurare gli errori di fase per applicazioni ADPLL senza divisore. Contenuti: 1) Un accumulatore di fase variabile migliorato con una complessità hardware minima dedicato alle applicazioni ADPLL. 2) Un convertitore tempo-digitale con oscillatore ad anello a pseudodelay a 15b, risoluzione inferiore a 10ps e gateable, per applicazioni RF ad ampio spettro. 3) Un nuovo TDC ibrido basato su architettura GRO-Pseudo-Delay con codice frazionario e rilevamento di un ampio intervallo di tempo per ADPLL senza divisore. Elenco completo degli autori: Sehmi Saad, Mongia Mhiri, Aymen Ben Hammadi e Kamel Besbes.