Questo libro tratta della progettazione del decoder Viterbi asincrono a bassa potenza. A causa dei requisiti di alta velocità, bassa potenza, basso peso e lunga durata della batteria, un decoder Viterbi a bassa potenza ha una grande richiesta nel campo della comunicazione. Nel sistema di comunicazione mobile, il decoder Viterbi occupa una maggiore area del chip che è direttamente collegata alla perdita di potenza. Così abbiamo progettato un sistema che consuma meno potenza dinamica e può essere usato in applicazioni a bassa potenza. Invece di usare l'orologio globale il sistema è stato progettato usando l'orologio locale impiegando una tecnica a basso consumo come la codifica a 2 fasi Level Encoded Dual Rail con il metodo di decodifica Minimum Transition Hybrid Register Exchange per ridurre l'attività di commutazione e per evitare operazioni di memoria non necessarie in modo da ridurre la potenza dinamica del decoder. Il sistema progettato è stato testato con diversi vettori d'ingresso e la potenza dinamica è calcolata per il decoder Viterbi sincrono e asincrono. L'analisi comparativa della potenza con diversi metodi di decodifica ha dimostrato che il decodificatore Viterbi asincrono ha un consumo di potenza inferiore al decodificatore Viterbi sincrono.
Bitte wählen Sie Ihr Anliegen aus.
Rechnungen
Retourenschein anfordern
Bestellstatus
Storno