26,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 6-10 Tagen
  • Broschiertes Buch

Este livro discute a concepção da lógica assíncrona e a sua importância na concepção digital. A maioria dos descodificadores concebidos e fabricados actualmente são síncronos. O problema da inclinação do relógio é um grande desafio na concepção síncrona. Alternativamente, os sistemas assíncronos estão a tornar-se familiares, pois não necessitam de relógio global, uma vez que estes sistemas são sincronizados localmente por meio de protocolos de comunicação. A arquitectura VLSI assíncrona para um descodificador Viterbi é concebida utilizando modelos Quasi Delay Insensitive (QDI) e Differential…mehr

Produktbeschreibung
Este livro discute a concepção da lógica assíncrona e a sua importância na concepção digital. A maioria dos descodificadores concebidos e fabricados actualmente são síncronos. O problema da inclinação do relógio é um grande desafio na concepção síncrona. Alternativamente, os sistemas assíncronos estão a tornar-se familiares, pois não necessitam de relógio global, uma vez que estes sistemas são sincronizados localmente por meio de protocolos de comunicação. A arquitectura VLSI assíncrona para um descodificador Viterbi é concebida utilizando modelos Quasi Delay Insensitive (QDI) e Differential Cascode Voltage Switch Logic (DCVSL). Oferece uma visão geral da implementação assíncrona.
Autorenporträt
La dott.ssa T. Kalavathi Devi ha conseguito la laurea e il dottorato di ricerca presso la GCT di Coimbatore. Le sue aree di interesse comprendono la progettazione VLSI, i circuiti a bassa potenza e la progettazione di sistemi elettronici. Ha pubblicato articoli in riviste rinomate e conferenze internazionali. Ha ricevuto il premio per la migliore guida di progetto dall'ISTE di New Delhi e il premio per il miglior ricercatore dall'ASDF.