Andere Kunden interessierten sich auch für
![Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo]( "Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo")
Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo39,99 €![Decodificador de Viterbi asíncrono de bajo consumo]( "Decodificador de Viterbi asíncrono de bajo consumo")
Decodificador de Viterbi asíncrono de bajo consumo39,99 €![Interfaces serie digitales de bajo consumo]( "Interfaces serie digitales de bajo consumo")
Interfaces serie digitales de bajo consumo26,99 €![Un modulador Sigma Delta de paso de banda en tiempo discreto de bajo consumo]( "Un modulador Sigma Delta de paso de banda en tiempo discreto de bajo consumo")
Un modulador Sigma Delta de paso de banda en tiempo discreto de bajo consumo29,99 €![Design de divisor flexível multibandas com relógio monofásico de baixa potência]( "Design de divisor flexível multibandas com relógio monofásico de baixa potência")
Design de divisor flexível multibandas com relógio monofásico de baixa potência36,99 €![Diseño mejorado de espejo de corriente CMOS de bajo consumo]( "Diseño mejorado de espejo de corriente CMOS de bajo consumo")
Diseño mejorado de espejo de corriente CMOS de bajo consumo39,99 €![Análisis del rendimiento de los protocolos de enrutamiento MANET bajo amenazas de seguridad]( "Análisis del rendimiento de los protocolos de enrutamiento MANET bajo amenazas de seguridad")
Análisis del rendimiento de los protocolos de enrutamiento MANET bajo amenazas de seguridad51,99 €
El sintetizador de frecuencias utiliza un preescalador como se informa en el divisor de primera etapa, pero el divisor consume energía. La mayoría de los sintetizadores de frecuencia IEEE 802.11a / b / g emplean divisores SCL como primera etapa, mientras que los latches dinámicos aún no se han adoptado para los sintetizadores multibanda. En este trabajo, se propone un divisor multibanda dinámico y flexible de número entero-N basado en la topología de pulso-trago que utiliza un preescalador de banda ancha 2/3 de bajo consumo y un preescalador de módulo múltiple 32/33/47/48 de banda ancha. El divisor también utiliza una célula mejorada de bajo consumo para el contador cargable de T bits. Se diseña un divisor lógico multibanda dinámico y flexible de número entero-N que utiliza el preescalador de banda ancha 2/3 y el preescalador multimódulo 32/33/47/48. Dado que la frecuencia máxima de funcionamiento de 6,2 GHz, tiene un preescalador multimodular 32/33/47/48; se pueden programar los valores de los contadores (P) y Swallow (S) para dividirlo en todo el rango de frecuencias. Los contadores P y S se programan en consecuencia. El divisor flexible multibanda propuesto también utiliza una célula de bits cargable mejorada para el contador Swallow - y consume una potencia de 0,96 y 2,2 MW, respectivamente proporcionan una solución al sintetizador PLL de baja potencia
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.