Andere Kunden interessierten sich auch für
![Progettazione di un DPLL con tecnologia CMOS]( "Progettazione di un DPLL con tecnologia CMOS")
Progettazione di un DPLL con tecnologia CMOS23,99 €![Desenho de DPLL usando Tecnologia CMOS]( "Desenho de DPLL usando Tecnologia CMOS")
Desenho de DPLL usando Tecnologia CMOS23,99 €![Entwurf einer DPLL in CMOS-Technologie]( "Entwurf einer DPLL in CMOS-Technologie")
Entwurf einer DPLL in CMOS-Technologie35,90 €![Conception d'un DPLL utilisant la technologie CMOS]( "Conception d'un DPLL utilisant la technologie CMOS")
Conception d'un DPLL utilisant la technologie CMOS23,99 €![Implementación de interfaz analógica de glucómetro en tecnología CMOS]( "Implementación de interfaz analógica de glucómetro en tecnología CMOS")
Implementación de interfaz analógica de glucómetro en tecnología CMOS25,99 €![Razrabotka DPLL s ispol'zowaniem tehnologii KMOP]( "Razrabotka DPLL s ispol'zowaniem tehnologii KMOP")
Razrabotka DPLL s ispol'zowaniem tehnologii KMOP13,99 €![Design of DPLL using CMOS Technology]( "Design of DPLL using CMOS Technology")
Design of DPLL using CMOS Technology23,99 €
Los PLL funcionan ajustando continuamente un oscilador controlado por tensión o corriente para igualar (bloquear) la fase y la frecuencia de una señal de entrada. Un circuito llamado comparador de fase hace que el VCO busque y se bloquee en la frecuencia deseada, que se ajusta mediante un oscilador controlado por tensión. Cuando la frecuencia del VCO difiere de la frecuencia de referencia, el comparador de fase produce una tensión de error. El bucle de enganche de fase digital (DPLL) es uno de los dispositivos más importantes en casi todos los sistemas electrónicos. Este libro introduce el diseño de DPLL utilizando tecnología CMOS sub-micron de 45nm e implementado utilizando el software microwind 3.1. El software microwind 3.1 se utiliza para diseñar y simular un circuito integrado a nivel de descripción física. El rendimiento del DPLL también se observa para las diferentes frecuencias de entrada variables y el resultado se observa hasta la marca. El rango de bloqueo para el DPLL y el tiempo de bloqueo también se observó como se esperaba.