29,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 1-2 Wochen
  • Broschiertes Buch

Este libro analiza el diseño de la lógica asíncrona y su importancia en el diseño digital. La mayoría de los descodificadores diseñados y fabricados hoy en día son síncronos. El problema de la desviación del reloj es un reto importante en el diseño síncrono. Por otro lado, los sistemas asíncronos se están haciendo familiares, ya que no necesitan un reloj global y se sincronizan localmente mediante protocolos de comunicación. Se diseña una arquitectura VLSI asíncrona para un decodificador de Viterbi utilizando plantillas Quasi Delay Insensitive (QDI) y Lógica de Interruptor de Tensión en…mehr

Produktbeschreibung
Este libro analiza el diseño de la lógica asíncrona y su importancia en el diseño digital. La mayoría de los descodificadores diseñados y fabricados hoy en día son síncronos. El problema de la desviación del reloj es un reto importante en el diseño síncrono. Por otro lado, los sistemas asíncronos se están haciendo familiares, ya que no necesitan un reloj global y se sincronizan localmente mediante protocolos de comunicación. Se diseña una arquitectura VLSI asíncrona para un decodificador de Viterbi utilizando plantillas Quasi Delay Insensitive (QDI) y Lógica de Interruptor de Tensión en Cascada Diferencial (DCVSL). Se ofrece una visión general de la implementación asíncrona.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.
Autorenporträt
La dott.ssa T. Kalavathi Devi ha conseguito la laurea e il dottorato di ricerca presso la GCT di Coimbatore. Le sue aree di interesse comprendono la progettazione VLSI, i circuiti a bassa potenza e la progettazione di sistemi elettronici. Ha pubblicato articoli in riviste rinomate e conferenze internazionali. Ha ricevuto il premio per la migliore guida di progetto dall'ISTE di New Delhi e il premio per il miglior ricercatore dall'ASDF.