Andere Kunden interessierten sich auch für
![Decodificador de Viterbi asíncrono de bajo consumo]( "Decodificador de Viterbi asíncrono de bajo consumo")
Decodificador de Viterbi asíncrono de bajo consumo36,99 €![Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo]( "Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo")
Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo36,99 €![Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo]( "Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo")
Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo36,99 €![Desenho de lógica assíncrona de baixa potência para descodificadores Viterbi]( "Desenho de lógica assíncrona de baixa potência para descodificadores Viterbi")
Desenho de lógica assíncrona de baixa potência para descodificadores Viterbi26,99 €![Un modulador Sigma Delta de paso de banda en tiempo discreto de bajo consumo]( "Un modulador Sigma Delta de paso de banda en tiempo discreto de bajo consumo")
Un modulador Sigma Delta de paso de banda en tiempo discreto de bajo consumo26,99 €![Diseño mejorado de espejo de corriente CMOS de bajo consumo]( "Diseño mejorado de espejo de corriente CMOS de bajo consumo")
Diseño mejorado de espejo de corriente CMOS de bajo consumo39,99 €![Progettazione di logica asincrona a basso consumo per decodificatori Viterbi]( "Progettazione di logica asincrona a basso consumo per decodificatori Viterbi")
Progettazione di logica asincrona a basso consumo per decodificatori Viterbi26,99 €
Este libro analiza el diseño de la lógica asíncrona y su importancia en el diseño digital. La mayoría de los descodificadores diseñados y fabricados hoy en día son síncronos. El problema de la desviación del reloj es un reto importante en el diseño síncrono. Por otro lado, los sistemas asíncronos se están haciendo familiares, ya que no necesitan un reloj global y se sincronizan localmente mediante protocolos de comunicación. Se diseña una arquitectura VLSI asíncrona para un decodificador de Viterbi utilizando plantillas Quasi Delay Insensitive (QDI) y Lógica de Interruptor de Tensión en Cascada Diferencial (DCVSL). Se ofrece una visión general de la implementación asíncrona.