Andere Kunden interessierten sich auch für
![Conceção de SRAM em tecnologias nanométricas]( "Conceção de SRAM em tecnologias nanométricas")
Conceção de SRAM em tecnologias nanométricas39,99 €![Tecnologías del Habla en la Educación de la Voz Infantil Alterada]( "Tecnologías del Habla en la Educación de la Voz Infantil Alterada")
Tecnologías del Habla en la Educación de la Voz Infantil Alterada44,99 €![Conception de SRAM dans les technologies nanométriques]( "Conception de SRAM dans les technologies nanométriques")
Conception de SRAM dans les technologies nanométriques39,99 €![Integridad de la señal en la placa base - Teoría y diseño de interconexiones]( "Integridad de la señal en la placa base - Teoría y diseño de interconexiones")
Integridad de la señal en la placa base - Teoría y diseño de interconexiones25,99 €![Mejora del rendimiento de las SRAM FINFET utilizando distintos materiales de puerta]( "Mejora del rendimiento de las SRAM FINFET utilizando distintos materiales de puerta")
Mejora del rendimiento de las SRAM FINFET utilizando distintos materiales de puerta25,99 €![Desarrollo de un Sistema Automatizado con Tecnologías Innovadoras]( "Desarrollo de un Sistema Automatizado con Tecnologías Innovadoras")
Desarrollo de un Sistema Automatizado con Tecnologías Innovadoras26,99 €![Estudio comparativo de las tecnologías de telecomunicación GSM/UMTS]( "Estudio comparativo de las tecnologías de telecomunicación GSM/UMTS")
Estudio comparativo de las tecnologías de telecomunicación GSM/UMTS51,99 €
En el diseño de VLSI, donde una mejora en la tensión de alimentación mínima y un cambio en unos pocos Pico segundos de acceso a la memoria o tiempos de ciclo tendrán un gran impacto en el rendimiento de los diseños de SoC. La capacidad de escritura y la estabilidad de lectura de las celdas SRAM son de interés primordial a bajas tensiones de alimentación y también para variaciones de proceso, tensión y temperatura. Cuando se aplica una tensión de alimentación baja a la célula SRAM, no se puede realizar la operación de escritura porque la célula no se voltea a los niveles de tensión deseados. Para reducir los fallos de escritura con tensiones de alimentación bajas, se propone un circuito de ayuda a la escritura que utiliza una técnica de tensión de línea de bits negativa que puede ayudar a la célula SRAM a cambiar a los niveles de tensión deseados y ayuda a la operación de escritura.Cuando se aplica una tensión de alimentación baja a la celda SRAM, la operación de lectura no se realizará en la celda seleccionada y los datos almacenados en la celda se alterarán en las celdas no seleccionadas. La técnica propuesta de circuito de asistencia a la lectura a bajo voltaje WL evita que los datos se alteren en las celdas no seleccionadas y también ayuda a la operación de lectura en la celda seleccionada.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.