Presento un nuevo diseño para un sumador completo de 1 bit con un estilo de diseño híbrido-CMOS. Mi enfoque consigue operaciones de bajo consumo en tecnología de 90 nm. El estilo de diseño híbrido-CMOS hace uso de varios circuitos de estilo Iógico CMOS para construir nuevos sumadores completos con las especificaciones deseadas. El nuevo circuito sumador completo (FA) SERF optimizado para un funcionamiento de muy bajo consumo se basa en puertas XOR modificadas con sincronización de reloj para minimizar el consumo de energía. Además, genera simultáneamente salidas de oscilación completa. El nuevo circuito full-adder funciona con éxito a bajas tensiones con una excelente integridad de la señal. El nuevo sumador mostró mejores métricas de potencia y retardo en comparación con los sumadores ull estándar. Para evaluar el rendimiento del nuevo sumador completo en un circuito real, realizamos compresores 4-2,5-2,5-3,7-2,11-2,15-4,31-5 que se utilizan básicamente en módulos multiplicadores de filtros DSP. Se proporcionan resultados simulados utilizando tecnología CMOS standarad de 90 nm. Los resultados de la simulación muestran una reducción del 5% - 20% en potencia y retardo para una frecuencia de 50MHz y un rango de tensiones de alimentación de 1,1 v.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.