Diseño fundamental optimizado del algoritmo AES en FPGA - Deshpande, Hrushikesh; Karande, Kailash
39,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 1-2 Wochen
payback
20 °P sammeln
  • Broschiertes Buch

Este libro se centra principalmente en la investigación en el área reciente del algoritmo de seguridad de red y su diseño optimizado en el dominio de la optimización de área. Este libro está dirigido a una amplia gama de lectores que se beneficiarán de la comprensión del algoritmo AES y su proceso global asociado con la implementación de software VHDL en dispositivos FPGA Xilinx. Esto incluye a estudiantes y profesionales en el campo del procesamiento de datos y la comunicación de datos, diseñadores e implementadores y clientes y gestores de redes y comunicación de datos. Este libro está…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
Este libro se centra principalmente en la investigación en el área reciente del algoritmo de seguridad de red y su diseño optimizado en el dominio de la optimización de área. Este libro está dirigido a una amplia gama de lectores que se beneficiarán de la comprensión del algoritmo AES y su proceso global asociado con la implementación de software VHDL en dispositivos FPGA Xilinx. Esto incluye a estudiantes y profesionales en el campo del procesamiento de datos y la comunicación de datos, diseñadores e implementadores y clientes y gestores de redes y comunicación de datos. Este libro está diseñado para ser autocontenido, para lectores con poca o más experiencia en algoritmos criptográficos.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.
Autorenporträt
Prof. H.S.Deshpande, werkzaam als assistent-professor in S.K.N.Sinhgad college of Engineering, voltooide zijn ME (Electronics Engineering) met een project gebaseerd op geoptimaliseerde implementatie van netwerkbeveiligingsalgoritmen in FPGA. De optimalisatie is gedaan op het gebied van vermindering van het aantal segmenten door bij voorkeur gebruik te maken van de statische RAM-structuur in de CLB's van de FPGA.