Diseño y análisis de un sumador moderno especial eficiente - K., Yogeshwaran; C, Ramesh; E, Udayakumar
26,99 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in über 4 Wochen
  • Broschiertes Buch

Este libro proporciona la idea básica del sumador moderno. El sumador completo es el bloque de construcción básico más importante de los circuitos digitales que emplean operaciones aritméticas. Es más necesario hacer estos sistemas más eficientes para sobrevivir con alta velocidad mientras se consume baja energía. Los diseños energéticamente eficientes han ganado más atención recientemente y para las unidades funcionales altamente utilizadas, especialmente para los sumadores. El consumo de energía de un sumador depende del tamaño del circuito, la estructura de recurrencia y la complejidad del…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
Este libro proporciona la idea básica del sumador moderno. El sumador completo es el bloque de construcción básico más importante de los circuitos digitales que emplean operaciones aritméticas. Es más necesario hacer estos sistemas más eficientes para sobrevivir con alta velocidad mientras se consume baja energía. Los diseños energéticamente eficientes han ganado más atención recientemente y para las unidades funcionales altamente utilizadas, especialmente para los sumadores. El consumo de energía de un sumador depende del tamaño del circuito, la estructura de recurrencia y la complejidad del cableado. En los circuitos VLSI, como el procesamiento de vídeo, el procesamiento digital de señales y el microprocesador, se utilizan operaciones aritméticas que se realizan mediante sumadores completos. El proceso computacional fundamental encontrado en el sistema digital es la adición binaria, para llevar a cabo el proceso se utilizan sumadores binarios, medio sumador y sumadores completos son ampliamente utilizados para llevar a cabo la adición binaria. Este trabajo presenta un análisis comparativo del diseño del sumador completo de 1 bit, 4 bits, 16 bits y el restador de 4 bits utilizando la nueva técnica y la técnica convencional. El diseño y la simulación del sumador completo se realiza en Cadence Design utilizando Virtuoso.
Autorenporträt
M. K. Yogeshwaran travaillait comme professeur adjoint au département d'ingénierie électronique et de communication du KIT-Kalaignarkarunanidhi Institute of Technology, Coimbatore. Il est un individu accommodant et polyvalent avec 6 ans d'enseignement dans les cours UG et PG. Il a publié de nombreux articles dans des revues et conférences internationales.