In diesem Papier wird eine Architektur vorgeschlagen, die der Parallelisierung auf Befehlsebene eine neue Dimension verleiht. Das Betriebssystem in den heutigen Rechnern trifft alle Entscheidungen darüber, wie die Anweisungen in einer Aufgabe parallelisiert werden können, indem es entscheidet, welche Aufgabe welchem Kern zugewiesen wird. Die Hardwareunterstützung für die Nutzung der Parallelisierung auf Anweisungsebene ist sehr gering und hat nur sehr wenig Entscheidungsbefugnis. In jüngster Zeit hat das dynamische Scheduling der Anweisungen den Weg für größere Hardwareänderungen geebnet und damit die Entscheidungsbefugnis geteilt. Das Problem besteht jedoch nach wie vor. Das Betriebssystem hat keine direkte Hilfe von der Hardware und muss die meiste Arbeit auf Software-Ebene erledigen, so dass das Betriebssystem angepasst werden muss, wenn die Anzahl der Kerne steigt und sich die Art der Kerne ändert. Daher ist eine Hardwareunterstützung eine Notwendigkeit, um das Betriebssystemunverändert zu halten, so dass es sich nicht um die Kerne kümmern muss. Das von mir vorgeschlagene Konzept sieht vor, den Betriebssystementwickler von dieser Last zu befreien, indem ein virtueller Hardware-Prozessor eingeführt wird, der für das Betriebssystem wie ein einziger Prozessor aussieht, in dessen Innerem sich jedoch mehrere spezialisierte Kerne befinden, die Befehle parallel ausführen.