Andere Kunden interessierten sich auch für
![Constraining Designs for Synthesis and Timing Analysis]( "Constraining Designs for Synthesis and Timing Analysis")
Constraining Designs for Synthesis and Timing Analysis74,99 €![Sicherheit in vernetzten Systemen]( "Sicherheit in vernetzten Systemen")
Sicherheit in vernetzten Systemen30,00 €![Switch-Level Timing Simulation of MOS VLSI Circuits]( "Switch-Level Timing Simulation of MOS VLSI Circuits")
Switch-Level Timing Simulation of MOS VLSI Circuits77,99 €![Künstliche Intelligenz in intelligenten Systemen]( "Künstliche Intelligenz in intelligenten Systemen")
Künstliche Intelligenz in intelligenten Systemen79,90 €![Valve Timing]( "Valve Timing")
Valve Timing25,99 €![USSD Gateway]( "USSD Gateway")
USSD Gateway22,99 €![Design Automation for Timing-Driven Layout Synthesis]( "Design Automation for Timing-Driven Layout Synthesis")
Design Automation for Timing-Driven Layout Synthesis115,99 €
Die steigende Anzahl von Elektrik-/Elektronik-Systemen im Automobil und damit verbunden das zunehmende Kommunikationsaufkommen stellen immer höhere Anforderungen an den Entwicklungsprozess. Aufgrund der wachsenden Anzahl an vernetzten Funktionen spielt die Betrachtung des Timing-Verhaltens der Systeme eine zentrale Rolle. Die Arbeit beschreibt eine Methodik, welche eine durchgängige Bewertung von Vernetzungsarchitekturen und Gateway-Systemen hinsichtlich deren Timing-Verhaltens ermöglicht.