Entwicklung eines strahlungstoleranten VCSEL-Treiber-ASICs in 65 nm CMOS-Technologie mit Kompensation frequenzabhängiger Verluste des Eingangssignals zur optischen Datenübertragung bei 1.28 und 5.12 Gb/s - Stroh, Waldemar
34,50 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 1-2 Wochen
payback
0 °P sammeln
  • Broschiertes Buch

Diese Masterabschlussarbeit leistet den Beitrag, eine neue verbesserte optische Datenübertragungseinheit für den zukünftigen Pixel-Detektor im ATLAS-Experiment am CERN zu realisieren, welche das gegenwärtige überholte Übertragungsinterface ersetzen soll. Ein strahlungstolerantes System, bestehend aus insgesamt 12 symmetrischen Datenkanälen und VCSEL-Treibern, Referenzspannungs- und Stromquellen und I2C Steuereinheiten, soll für Testzwecke in einer Machbarkeitsstudie dienen und als Prototyp für ein endgültiges einsetzbares System im ATLAS-Pixel-Detektor konzipiert werden. Der Schwerpunkt dieser…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
Diese Masterabschlussarbeit leistet den Beitrag, eine neue verbesserte optische Datenübertragungseinheit für den zukünftigen Pixel-Detektor im ATLAS-Experiment am CERN zu realisieren, welche das gegenwärtige überholte Übertragungsinterface ersetzen soll. Ein strahlungstolerantes System, bestehend aus insgesamt 12 symmetrischen Datenkanälen und VCSEL-Treibern, Referenzspannungs- und Stromquellen und I2C Steuereinheiten, soll für Testzwecke in einer Machbarkeitsstudie dienen und als Prototyp für ein endgültiges einsetzbares System im ATLAS-Pixel-Detektor konzipiert werden. Der Schwerpunkt dieser Arbeit liegt in der Implementierung einer Datenwiederherstellungseinheit, die ein verzerrtes elektrisches Datensignal nach einem verlustbehafteten Übertragungskanal wieder rekonstruieren kann. Das Verfahren eines CTLE zur Kanalverlustkompensation und einer CDR zur Datenrückgewinnung, wurde im Rahmen dieser Arbeit ausführlich untersucht. Zwei ASICs für Datenübertragungsraten von 1.28 Gb/s und 5.12 Gb/s wurden für den 65 nm TSMC Mikrochipfertigungsprozess entwickelt und zwecks der Erprobung hergestellt. Die Ergebnisse der Post-Layout-Simulationen beider ASICs und die vorläufigen Testresultate der Messung der produzierten Chips für eine Datenrate von 1.28 Gb/s sind in dieser Arbeit analysiert und zusammengefasst.
Hinweis: Dieser Artikel kann nur an eine deutsche Lieferadresse ausgeliefert werden.