Andere Kunden interessierten sich auch für
![Entwurf eines flexiblen Multiband-Teilers mit einphasigem Takt mit geringer Leistung]( "Entwurf eines flexiblen Multiband-Teilers mit einphasigem Takt mit geringer Leistung")
Entwurf eines flexiblen Multiband-Teilers mit einphasigem Takt mit geringer Leistung54,90 €![Entwurf und Analyse eines VCO mit geringer Leistung für VLSI- und Kommunikationssysteme]( "Entwurf und Analyse eines VCO mit geringer Leistung für VLSI- und Kommunikationssysteme")
Entwurf und Analyse eines VCO mit geringer Leistung für VLSI- und Kommunikationssysteme54,90 €![Entwurf eines Multiplizierers mit hoher Geschwindigkeit und geringer Leistung]( "Entwurf eines Multiplizierers mit hoher Geschwindigkeit und geringer Leistung")
Entwurf eines Multiplizierers mit hoher Geschwindigkeit und geringer Leistung39,90 €![Diskreter Zeit-Bandpass-Sigma-Delta-Modulator-ADC mit geringer Leistung]( "Diskreter Zeit-Bandpass-Sigma-Delta-Modulator-ADC mit geringer Leistung")
Diskreter Zeit-Bandpass-Sigma-Delta-Modulator-ADC mit geringer Leistung39,90 €![ENTWURF UND IMPLEMENTIERUNG EINES STROMRICHTERS FÜR WINDKRAFTANLAGEN MIT GERINGER LEISTUNG]( "ENTWURF UND IMPLEMENTIERUNG EINES STROMRICHTERS FÜR WINDKRAFTANLAGEN MIT GERINGER LEISTUNG")
ENTWURF UND IMPLEMENTIERUNG EINES STROMRICHTERS FÜR WINDKRAFTANLAGEN MIT GERINGER LEISTUNG43,90 €![Asynchroner Viterbi-Decoder mit geringer Leistung]( "Asynchroner Viterbi-Decoder mit geringer Leistung")
Asynchroner Viterbi-Decoder mit geringer Leistung54,90 €![Verbessertes CMOS-Stromspiegeldesign mit geringer Leistung]( "Verbessertes CMOS-Stromspiegeldesign mit geringer Leistung")
Verbessertes CMOS-Stromspiegeldesign mit geringer Leistung60,90 €
Der Frequenzsynthesizer verwendet einen Vorteiler, wie im Teiler der ersten Stufe angegeben, aber der Teiler verbraucht Strom. Die meisten IEEE 802.11a / b / g Frequenzsynthesizer verwenden SCL-Teiler als erste Stufe, während dynamische Latches noch nicht für Multiband-Synthesizer verwendet werden. In diesem Beitrag wird ein dynamischer, flexibler logischer Multiband-Integer-N-Teiler auf der Grundlage einer Puls-Schwalben-Topologie vorgeschlagen, der einen stromsparenden Breitband-2/3-Prescaler und einen Breitband-Multimodul-32/33/47/48-Prescaler verwendet. Der Teiler verwendet auch eine verbesserte stromsparende Zelle für den schluckbaren T-Bit-Zähler. Es wurde ein logischer, dynamischer, flexibler Integer-N-Teiler entwickelt, der den Breitband-2/3-Prescaler und den Multimodulus-32/33/47/48-Prescaler verwendet. Da die maximale Betriebsfrequenz von 6,2 GHz einen Multimodus 32/33/47/48 Vorteiler hat, können die Werte der (P) und Swallow (S) Zähler programmiert werden, um sie über den gesamten Frequenzbereich zu teilen. Die P- und S-Zähler werden entsprechend programmiert. Der vorgeschlagene flexible Multiband-Teiler verwendet auch eine verbesserte ladbare Bit-Zelle für den Schwalbenzähler und verbraucht eine Leistung von 0,96 bzw. 2,2 MW, was eine Lösung für den stromsparenden PLL-Synthesizer darstellt.