Andere Kunden interessierten sich auch für
![Design and Implementation of FPGA based 64 bit MAC Unit]( "Design and Implementation of FPGA based 64 bit MAC Unit")
Design and Implementation of FPGA based 64 bit MAC Unit23,99 €![Progettazione e implementazione di un'unità MAC a 64 bit basata su FPGA]( "Progettazione e implementazione di un'unità MAC a 64 bit basata su FPGA")
Progettazione e implementazione di un'unità MAC a 64 bit basata su FPGA23,99 €![Entwurf und Implementierung eines 4-BIT-Schieberegisters mit 2PASCL-Logik]( "Entwurf und Implementierung eines 4-BIT-Schieberegisters mit 2PASCL-Logik")
Entwurf und Implementierung eines 4-BIT-Schieberegisters mit 2PASCL-Logik50,90 €![Conceção e implementação de uma unidade MAC de 64 bits baseada em FPGA]( "Conceção e implementação de uma unidade MAC de 64 bits baseada em FPGA")
Conceção e implementação de uma unidade MAC de 64 bits baseada em FPGA23,99 €![Conception et implémentation d'une unité MAC 64 bits basée sur un FPGA]( "Conception et implémentation d'une unité MAC 64 bits basée sur un FPGA")
Conception et implémentation d'une unité MAC 64 bits basée sur un FPGA23,99 €![Razrabotka i realizaciq 64-bitnogo MAC-bloka na baze PLIS]( "Razrabotka i realizaciq 64-bitnogo MAC-bloka na baze PLIS")
Razrabotka i realizaciq 64-bitnogo MAC-bloka na baze PLIS23,99 €![Progettazione e implementazione di un registro a scorrimento a 4 bit con logica 2PASCL]( "Progettazione e implementazione di un registro a scorrimento a 4 bit con logica 2PASCL")
Progettazione e implementazione di un registro a scorrimento a 4 bit con logica 2PASCL33,99 €
Heutzutage sind in der VLSI-Technologie Größe, Leistung und Geschwindigkeit die Haupteinschränkungen bei der Entwicklung von Schaltungen. Bei normalen Multiplizierern ist die Verzögerung größer und die Anzahl der Berechnungen ist ebenfalls größer. Aus diesem Grund ist die Geschwindigkeit der Schaltungen, die mit normalen Multiplizierern entworfen werden, niedrig und sie verbrauchen mehr Strom. Dieses Buch beschreibt die Multiplizier- und Akkumulationseinheit unter Verwendung von Vedischen Multiplizierern und DKG reversiblen Logikgattern. Der Vedische Multiplizierer wird mit Hilfe des Urdhava Triyagbhayam Sutra entworfen und der Addierer wird mit Hilfe reversibler Logik entworfen, um Hochgeschwindigkeitsoperationen durchzuführen. Umkehrbare Logikgatter sind auch eine wesentliche Voraussetzung für das vielversprechende Gebiet des Quantencomputings. Der Urdhava Triyagbhayam-Multiplikator wird für die Multiplikationsfunktion verwendet, um partielle Produkte im Multiplikationsprozess zu reduzieren und um ein hohes Konzert und weniger Fläche zu erhalten. Die reversible Logik wird verwendet, um weniger Energie zu verbrauchen. Der MAC wird unter Verwendung von Verilog-Code entworfen, Simulation und Synthese werden in beiden RTL-Compilern von Xilinx durchgeführt und auf einem Spartan 3e FPGA-Board implementiert.