23,99 €
inkl. MwSt.
Versandfertig in 6-10 Tagen
12 °P sammeln
Andere Kunden interessierten sich auch für
![Filtraggio in-loop nell'emergente standard HEVC]( "Filtraggio in-loop nell'emergente standard HEVC")
Filtraggio in-loop nell'emergente standard HEVC23,99 €![In-Loop-Filterung im aufkommenden HEVC-Standard]( "In-Loop-Filterung im aufkommenden HEVC-Standard")
In-Loop-Filterung im aufkommenden HEVC-Standard35,90 €![In-loop Filtering in Emerging HEVC Standard]( "In-loop Filtering in Emerging HEVC Standard")
In-loop Filtering in Emerging HEVC Standard24,99 €![Filtrage en boucle dans la norme HEVC émergente]( "Filtrage en boucle dans la norme HEVC émergente")
Filtrage en boucle dans la norme HEVC émergente23,99 €![Контурная фильтрация в новом стандарте HEVC]( "Контурная фильтрация в новом стандарте HEVC")
Контурная фильтрация в новом стандарте HEVC23,99 €![Multitarefa em FPGA]( "Multitarefa em FPGA")
Multitarefa em FPGA23,99 €![Sistema de Marcação de Água Digital para Autenticação de Vídeo usando FPGA]( "Sistema de Marcação de Água Digital para Autenticação de Vídeo usando FPGA")
Sistema de Marcação de Água Digital para Autenticação de Vídeo usando FPGA26,99 €
Este livro propõe a conceção e a arquitetura do filtro de desbloqueio (DBF) que remove os artefactos de bloqueio na nova codificação de vídeo de alta eficiência (HEVC) emergente. O DBF do HEVC utiliza dois tipos de filtro, o normal e o forte. A arquitetura de ambos os modos de filtragem é proposta neste livro. As memórias distribuídas e os dois caminhos de dados aumentam o paralelismo e tornam a arquitetura mais eficiente. A arquitetura proposta foi inicialmente implementada em MATLAB 2013®, depois descrita usando Verilog em MODELSIM 10.2c® e, finalmente, foi sintetizada em Xilinx ISE Design Suite 14.5®. A arquitetura proposta é descrita em Verilog e implementada em FPGA. A arquitetura pode ser executada em tempo real para computar vídeo 4k UHD a 30 fps, utilizando 46,65 milhões de clocks. A contagem total de portas equivalentes da arquitetura proposta é de 11,4K para a implementação na placa Virtex-4 e de 46K para a placa Virtex-5.