Djamshid Tavangarian

Flagorientierte Assoziativspeicher und -prozessoren

• Broschiertes Buch

Produktbeschreibung

Nach einer Diskussion bekannter Assoziativspeicherkonzepte beschreibt dieses Buch ein neues Verfahren zur Realisierung VLSI-gerechter assoziativer Monoprozessorarchitekturen als "flagorientierte Systeme", die sowohl arithmetisch-boolesche als auch komplexe Suchoperationen für Datensätze vollparallel durchführen. Die Basis derartiger Architekturen bildet ein Transformationsverfahren, mit dem die zu verarbeitenden Daten in einen Bildbereich überführt und durch binäre, als Flags bezeichnete Größen repräsentiert werden. Die Parallelarbeit wird durch simultane Verarbeitung und Manipulation von Flags erreicht. Die Ergebnisse einer Operation im Bildbereich können wieder in den Originalbereich zurücktransformiert werden. Zur Beschreibung und Ausführung von Operationen im Bildbereich wird eine neue Algebra (genannt Flag-Algebra) definiert. Sie stellt die Grundlage zur Entwicklung VLSI-gerechter parallel arbeitender Speicher- und Recheneinheiten dar, die jeweils eine modular kaskadierbare Struktur aufweisen.

Produktdetails

• Informatik-Fachberichte .240
• Verlag: Springer / Springer Berlin Heidelberg / Springer, Berlin
• Artikelnr. des Verlages: 978-3-540-52487-8
• 1990.
• Seitenzahl: 208
• Erscheinungstermin: 4. April 1990
• Deutsch
• Abmessung: 242mm x 170mm x 12mm
• Gewicht: 390g
• ISBN-13: 9783540524878
• ISBN-10: 3540524878
• Artikelnr.: 36112114

Inhaltsangabe

1 Einleitung.- 1.1 Assoziativprozessoren.- 1.2 Aufbau eines Assoziativspeichers.- 1.3 Assoziativspeicheroperationen.- 1.4 Strukturen wortorientierter Assoziativspeicher.- 1.5 Arbeitsweise und Eigenschaften eines parallelen Assoziativspeichers.- 1.6 Sprachen zur assoziativen Verarbeitung von Daten.- 2. Flagorientierte Systeme.- 2.1 Flagtransformation.- 2. 2 Flagrücktransf ormation.- 2. 3 Flagalgebra.- 3. Grundkonzept einer flagorientierten Einheit.- 3.1 Speicherung von Flags.- 3. 2 Transformationseinheit.- 3.3. Grundoperationen in einem flagorientierten Assoziativspeicher.- 3.4 Grundschaltung eines flagorientierten Assoziativspeichers.- 3.5 Mehrfachtrefferauflösung.- 3.6 Vollständige Assioziativspeicherschaltung mit einer Prioritätenschaltung.- 3.7 Vollständige Schaltung eines Assoziativspeichers mit einem maskierten Zähler.- 4. Konzeption komplexer Such- und Arithmetik-Logik-Operationen.- 4.1 Adressorientierte Operationen.- 4.2 Inhaltsorientierte Operationen.- 5. Flagorientierte Assoziativspeicher mit erweitertem Funktionsumfang.- 6. Kaskadierung flagorientierter Assoziativspeicher.- 6.1 Vertikale Kaskadierung flagorientierter Assoziativspeicher.- 6.2 Horizontale Kaskadierung flagorientierter Assoziativspeichermoduln.- 7. Assoziativprozessorarchitekturen mit flagorientierten Einheiten.- 7.1 Assoziative Koprozessor-Architektur.- 7.2 Assoziativprozessor-Architektur mit einem universellen Steuerprozessor.- 7.3 Architektur eines flagorientierten Assoziativprozessors.- 7.4 Sprachoberfläche für flagorientierte Architekturen.- 8. Schlußbemerkungen.- 9. Literatur.- A1. Verzeichnis der Abbildungen.- A2. Verzeichnis der Tabellen.- A3. Verzeichnis der verwendeten Symbole.- A4. Verzeichnis der Variablen und Abkürzungen.