Andere Kunden interessierten sich auch für
![Conception d'un Circuit Intégré La Budgétisation Temporelle]( "Conception d'un Circuit Intégré La Budgétisation Temporelle")
Conception d'un Circuit Intégré La Budgétisation Temporelle46,99 €![Génération automatique en temps réel du code embarqué par le MBD]( "Génération automatique en temps réel du code embarqué par le MBD")
Génération automatique en temps réel du code embarqué par le MBD29,99 €![Conception de circuits Radiofréquences en Technologie CMOS]( "Conception de circuits Radiofréquences en Technologie CMOS")
Conception de circuits Radiofréquences en Technologie CMOS38,99 €![Bloc logique programmable utilisant la technologie SRAM et CNFET]( "Bloc logique programmable utilisant la technologie SRAM et CNFET")
Bloc logique programmable utilisant la technologie SRAM et CNFET44,99 €![La Génération de Fréquence Large-Bande dans les Circuits Intégrés RF]( "La Génération de Fréquence Large-Bande dans les Circuits Intégrés RF")
La Génération de Fréquence Large-Bande dans les Circuits Intégrés RF32,99 €![Intégration du siliciure de nickel]( "Intégration du siliciure de nickel")
Intégration du siliciure de nickel45,99 €![Reconnaissance automatique des gestes à l'aide d'un modèle de Markov caché]( "Reconnaissance automatique des gestes à l'aide d'un modèle de Markov caché")
Reconnaissance automatique des gestes à l'aide d'un modèle de Markov caché23,99 €
Les contraintes imposées au concepteur de circuits intégrés CMOS sont de plus en plus fortes. Dans ce cadre, les méthodes de conception généralement utilisées dites "standard" montrent certaines limites. Il en résulte que les circuits générés ne sont pas optimaux soit en terme de surface, de délai ou de consommation. Dans cet ouvrage, une approche basée sur le concept original de cellule virtuelle est présentée. Une des premières conséquences de la suppression des contraintes liées au temps de développement des bibliothèques de cellules standards est de permettre la génération et l'évaluation très rapides des performances du bloc logique en cours de conception. De plus, la plus grande flexibilité (en terme de fonctionnalité des cellules et de dimensionnement des transistors) de l'approche proposée constitue une solution aux problèmes liés à la conception de blocs optimisés dans les technologies sous-microniques actuelles. Les résultats présentés montrent que cette approche de conception est susceptible de conduire à des gains importants en terme de surface et de consommation tout en permettant une migration rapide vers les nouvelles technologies (prototypage rapide).