Hans-Joachim Wunderlich

Hochintegrierte Schaltungen: Prüfgerechter Entwurf und Test

• Broschiertes Buch

Produktbeschreibung

Mit dem vorliegenden Lehrbuch werden erstmalig in deutscher Sprache der prüfgerechte Entwurf und der Test hochintegrierter Schaltungen in umfassender Weise behandelt. Das Werk wendet sich an alle, die in Studium, Lehre, Forschung und Entwicklung Kenntnisse auf diesem Gebiet erwerben oder vertiefen möchten. Insbesondere erhält der Schaltungsentwickler einen Überblick über die Maßnahmen, die zur Verbesserung der Testbarkeit seiner Schaltung beitragen können; der Entwickler von Entwurfssystemen findet zahlreiche, teilweise neue Algorithmen und Verfahren für den automatisierten Entwurf testbarer Schaltungen und für die zugehörige Testerzeugung. Die Verfahren werden in einem einheitlichen theoretischen Rahmen vorgestellt. Bei dieser einheitlichen Modellierung der Schaltung und der Algorithmen bleibt jedoch stets die Verbindung zur konkreten technischen Realisierung gewahrt.

Produktdetails

• Verlag: Springer / Springer Berlin Heidelberg / Springer, Berlin
• Artikelnr. des Verlages: 978-3-540-53456-3
• 1991.
• Seitenzahl: 576
• Erscheinungstermin: 28. Februar 1991
• Deutsch
• Abmessung: 235mm x 155mm x 31mm
• Gewicht: 872g
• ISBN-13: 9783540534563
• ISBN-10: 3540534563
• Artikelnr.: 27469743

Inhaltsangabe

1 Einleitung.- 1.1 Das Testproblem für hochintegrierte Schaltungen.- 1.2 Teststrategien.- 1.3 Zum Aufbau des Buches.- 2 Technologische Grundlagen.- 2.1 Fertigungsprozesse und Fehlermechanismen.- 2.1.1 Bipolare Schaltungen.- 2.1.2 MOS-Techniken.- 2.1.3 Fehlermechanismen.- 2.1.3.1 Punktuelle Defekte.- 2.1.3.2 Systematische Defekte.- 2.1.4 Die Prozeßüherwachung.- 2.1.5 Die Prozeßvalidierung.- 2.2 Ausbeutemodelle.- 2.2.1 Das Poissonmodell.- 2.2.2 Ungleichmäßige Fehlerdichten.- 2.2.3 Das Stapper-Modell.- 2.2.4 Das Produktmodell.- 2.3 Der Test.- 2.3.1 Der Pre-Test.- 2.3.2 Der Prototyp-Test.- 2.3.2.1 Die Schaltungscharakterisierung.- 2.3.2.2 Diagnoseverfahren.- 2.3.3 Der Produktionstest.- 2.3.3.1 Arbeitsschritte beim Produktionstest.- 2.3.3.2 Testgeräte.- 2.4 Die Produktqualität.- 3 Schaltungs- und Fehlermodellierung.- 3.1 Ebenen der Schaltungsmodellierung.- 3.2 Die Layout-Ebene.- 3.2.1 Struktur und Verhalten.- 3.2.2 Induktive Fehleranalyse.- 3.2.2.1 Qualitative Analyse.- 3.2.2.2 Analyse des Verhaltens.- 3.2.2.3 Quantitative Analyse.- 3.3 Die Schalterebene.- 3.4 Die Gatterebene.- 3.4.1 Schaltungsmodellierung als Graph.- 3.4.2 Bauelementefunktionen.- 3.4.3 Fehlermodelle auf Gatterebene.- 3.4.3.1 Das Haftfehlermodell.- 3.4.3.2 Fehlerreduktion.- 3.4.3.3 Komplexe kombinatorische Funktionsfehler.- 3.4.3.4 Übergangsfehler.- 3.4.3.5 Fehler in dynamischen MOS-Schaltungen.- 3.4.3.6 Verzögerungsfehler.- 3.4.3.7 Kurzschlußfehler.- 4 Fehlersimulation.- 4.1 Prinzip der Logiksimulation.- 4.1.1 Simulationsebenen.- 4.1.2 Modellierung des Zeitverhaltens der Schaltglieder.- 4.1.3 Simulationsarten.- 4.1.3.1 Compilierte Simulation.- 4.1.3.2 Tabellengesteuerte Simulation.- 4.1.3.3 Ereignisgesteuerte Simulation.- 4.2 Klassische Verfahren der Fehlersimulation.- 4.2.1 Parallele Fehlersimulation.- 4.2.1.1 Repräsentation der Fehler.- 4.2.1.2 Fehlerinjektion.- 4.2.2 Deduktive Fehlersimulation.- 4.2.2.1 Fehlerlisten.- 4.2.2.2 Listenereignisse.- 4.2.3 Nebenläufige Fehlersimulation.- 4.3 Innovative Simulationsverfahren.- 4.3.1 Fehlererkennung und boolesche Differenzen.- 4.3.2 Gebietsanalyse.- 4.3.3 Parallele Musterbehandlung.- 4.4 Komplexität der Fehlersimulation.- 4.5 Approximative Verfahren.- 4.5.1 Kritische Pfade.- 4.5.2 Pessimistische und optimistische Approximation.- 4.5.3 Parallele Approximation.- 4.5.4 Bewertung großer Testmengen.- 4.6 Simulation von Verzögerungs-und Übergangsfehlern.- 4.6.1 Einfache Verfahren mit paralleler Musterbehandlung.- 4.6.2 Erkennung dynamischer Fehler.- 5 Prüfpfad-Techniken.- 5.1 Synchrone Schaltungen.- 5.1.1 Speichernde Bauelemente.- 5.1.2 Taktschemata.- 5.2 Prüfpfad für flankengesteuerte Elemente.- 5.2.1 Das Prinzip des Prüfpfads.- 5.2.2 Flankengesteuerte Prüfpfadelemente.- 5.3 LSSD: "Level-Sensitive Scan-Design".- 5.3.1 LSSD-gerechte Speicherelemente.- 5.3.2 Die LSSD-Regeln.- 5.3.3 Automatische Regelüberprüfung.- 5.3.4 LSSD-Konfigurationen.- 5.4 Der Prüfbus ("Random Access Scan").- 5.5 "Scan/Set"-Logik.- 5.6 Auswirkungen der Prüfpfadtechnik auf Test und Systemfunktion.- 5.7 Standardisierung.- 5.7.1 Baugruppentest.- 5.7.2 Boundary-Scan.- 5.7.3 Test Access Port.- 6 Der Test mit Zufallsmustern.- 6.1 Test mit linear rückgekoppelten Schieberegistern.- 6.1.1 Mustererzeugung.- 6.1.1.1 Zufallseigenschaften von Musterfolgen.- 6.1.1.2 Algebraische Grundlagen.- 6.1.1.3 Das charakteristische Polynom.- 6.1.1.4 Maximale Schieberegisterfolgen.- 6.1.1.5 Zufallseigenschaften maximaler Schieberegisterfolgen.- 6.1.2 Signaturanalyse.- 6.1.2.1 Testdatenkompression.- 6.1.2.2 Schaltungen zur Polynomdivision.- 6.1.2.3 Serielle Signaturanalyse.- 6.1.2.4 Fehlermaskierungswahrscheinlichkeiten.- 6.1.2.5 Parallele Signaturanalyse.- 6.2 Der Testaufbau.- 6.3 Testlängen.- 6.4 Signalwahrscheinlichkeiten.- 6.4.1 Die Berechnung von Signalwahrscheinlichkeiten.- 6.4.2 Schätzung von Signalwahrscheinlichkeiten.- 6.4.2.1 Statistische Verfahren.- 6.4.2.2 Berechnung von Intervallen.- 6.4.2.3 Analytische Verfahren.- 6.4.2.4 Effiziente Schätzverfahren.- 6.5 Fehlererkennungswahrscheinlichkeiten.- 6.5.1 Berechnung von Fehlererkennungswahrscheinlichkeiten.- 6.5.2 Schätzung von Fehlererkennungswahrscheinlichkeiten.- 6.6 Ungleichverteilte Zufallsmuster.- 6.6.1 Bestimmung optimierter Eingangswahrscheinlichkeiten.- 6.6.2 Zufallstests mit mehreren Verteilungen.- 6.6.3 Testdurchführung mit ungleich verteilten Zufallsmustern.- 7 Deterministische Testerzeugung für Schaltnetze.- 7.1 Klassische Verfahren.- 7.1.1 Algebraische Verfahren.- 7.1.2 Pfadsensibilisierende Verfahren.- 7.1.2.1 Der Würfelkalkül.- 7.1.2.2 Testerzeugung durch Einzelpfad-Sensibilisierung.- 7.1.2.3 D-Würfel.- 7.1.2.4 Der D-Algorithmus.- 7.1.3 Der indizierte D-Algorithmus.- 7.2 Die Komplexität deterministischer Testerzeugimg für Schaltnetze.- 7.3 Testbarkeitsmaße für den deterministischen Test.- 7.4 Innovative Testerzeugungsverfahren.- 7.4.1 Testerzeugung als Suchverfahren.- 7.4.2 Heuristische Pfadwahl.- 7.4.3 Beschränkung des Suchraums.- 7.5 Vollständige Testerzeugungsprogramme.- 7.5.1 Testerzeugung und Fehlersimulation.- 7.5.2 Testsatzkompaktierung.- 8 Der pseudo-erschöpfende Test.- 8.1 Das Prinzip des pseudo-erschöpfenden Tests.- 8.2 Schaltungssegmentierung.- 8.2.1 Segmentierungsalgorithmen.- 8.2.2 Segmentierung durch Pfadsensibilisierung.- 8.2.3 Hardware-Segmentierung.- 8.2.3.1 Multiplexer-Partitionierung.- 8.2.3.2 Segmentierungszellen.- 8.3 Pseudo-erschöpfende Testmengen.- 8.3.1 Musterkompaktierung.- 8.3.2 Mustererzeugung.- 8.3.3 Testdurchführung.- 8.4 Pseudo-erschöpfender Test für Übergangs- und Verzögerungsfehler.- 9 Teststrategien für Schaltwerke.- 9.1 Zur Komplexität des Schaltwerkstests.- 9.2 Deterministische Testerzeugung für Schaltwerke.- 9.2.2 Der D-Algorithmus für Schaltwerke.- 9.3 Azyklische Schaltwerksgraphen.- 9.3.1 Vereinfachungen des Testproblems.- 9.3.2 Äquidistanz.- 9.3.3 Schaltungsmodifikationen.- 9.3.3.1 Erzeugung azyklischer S-Graphen.- 9.3.3.2 Erzeugung äquidistanter S-Graphen.- 9.4 Erzeugung und Anwendung deterministischer Testmuster bei azyklischem S-Graph.- 9.5 Zufallstestbare Schaltwerke.- 9.5.1 Gleichverteilte Zufallsmuster.- 9.5.2 Ungleichverteilte Zufallsmuster.- 9.5.3 Zeitunabhängige Gewichte.- 9.6 Der pseudo-erschöpfende Test für Schaltwerke.- 10 Selbsttestbare Schaltungen.- 10.1 Gespeicherter Selbsttest.- 10.1.1 Testprogramme.- 10.1.2 Kompaktierung der Testprogramme.- 10.2 Multifunktionale Testregister.- 10.2.1 Testregister zur Erzeugung gleichverteilter Zufallsmuster.- 10.2.1.1 Built-in Logic Block Observer (BILBO).- 10.2.1.2 Testregister auf der Basis modularer linear rückgekoppelter Schieberegister.- 10.2.2 Testregister zur Erzeugung ungleichverteilter Zufallsmuster.- 10.2.2.1 Aufbau der Testregister.- 10.2.2.2 Zufallseigenschaften.- 10.2.2.3 Rundung der Eingangswahrscheinlichkeiten.- 10.2.2.4 Verdrahtungsproblem.- 10.2.3 Register zur Erzeugung deterministisch bestimmter Muster.- 10.2.4 Register zur Erzeugung pseudo-erschöpfender Testmengen.- 10.3 Plazierung multifunktionaler Testregister.- 10.3.1 Reduktion auf Schaltnetze.- 10.3.2 Reduktion auf Schaltwerke mit azyklischem S-Graphen.- 10.3.2.1 Erzeugung azyklischer Selbsttest-Graphen.- 10.3.2.2 Gruppierung der Flipflops.- 10.3.2.3 Anpassung der Testregister an Schaltwerke.- 10.4 Testablaufplanung.- 10.5 Synthese der Selbstteststeuerung.- 11 Testverfahren für spezielle Strukturen.- 11.1 PLAs.- 11.1.1 Implementierung eines PLAs.- 11.1.2 Funktionsdarstellung eines PLAs.- 11.1.3 Fehlermodellierung für PLAs.- 11.1.3.1 Haftfehler.- 11.1.3.2 Kreuzungspunktfehler.- 11.1.3.3 Brückenfehler.- 11.1.3.4 Abhängigkeiten zwischen den Fehlermodellen.- 11.1.4 Deterministische Testerzeugung für PLAs.- 11.1.5 Der Zufallstest für PLAs.- 11.1.5.1 Fehlererkennungswahrscheinlichkeiten.- 11.1.5.2 Ungleichverteilte Zufallsmuster.- 11.1.5.3 Eine Beispielrechnung.- 11.1.6 Prüfgerechter Entwurf von PLAs.- 11.2 Test von Speicherfeldern.- 11.2.1 Aufbau von Speicherfeldern.- 11.2.2 Fehlermodellierung für RAMs.- 11.2.3 Testverfahren.- 11.2.3.1 Tests für Haftfehler.- 11.2.3.2 Tests für musterabhängige Fehler.- 11.2.4 Selbsttestbare Speicherstrukturen.- 11.3 Ausblick.- Literatur.- Stichwortverzeichnis.