Andere Kunden interessierten sich auch für
![ASIC Implementação do Multiplicador Pezaris em Arquitecturas DIT FFT]( "ASIC Implementação do Multiplicador Pezaris em Arquitecturas DIT FFT")
ASIC Implementação do Multiplicador Pezaris em Arquitecturas DIT FFT26,99 €![Mise en ¿uvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT]( "Mise en ¿uvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT")
Mise en ¿uvre ASIC du multiplicateur de Pezaris dans les architectures FFT DIT26,99 €![Implementazione ASIC del moltiplicatore di Pezaris nelle architetture FFT DIT]( "Implementazione ASIC del moltiplicatore di Pezaris nelle architetture FFT DIT")
Implementazione ASIC del moltiplicatore di Pezaris nelle architetture FFT DIT26,99 €![ASIC-Implementierung des Pezaris-Multiplikators in DIT-FFT-Architekturen]( "ASIC-Implementierung des Pezaris-Multiplikators in DIT-FFT-Architekturen")
ASIC-Implementierung des Pezaris-Multiplikators in DIT-FFT-Architekturen39,90 €![ASIC Implementation of Pezaris Multiplier in DIT FFT Architectures]( "ASIC Implementation of Pezaris Multiplier in DIT FFT Architectures")
ASIC Implementation of Pezaris Multiplier in DIT FFT Architectures26,99 €![ASIC-realizaciq umnozhitelq Pezarisa w arhitekturah BPF DIT]( "ASIC-realizaciq umnozhitelq Pezarisa w arhitekturah BPF DIT")
ASIC-realizaciq umnozhitelq Pezarisa w arhitekturah BPF DIT13,99 €![Implementación de la detección del espectro: Red de radio cognitiva 5G en USRP]( "Implementación de la detección del espectro: Red de radio cognitiva 5G en USRP")
Implementación de la detección del espectro: Red de radio cognitiva 5G en USRP26,99 €
Los multiplicadores con grandes longitudes de bits tienen un gran impacto en el rendimiento de los circuitos digitales en muchas aplicaciones como la criptografía, el procesamiento digital de señales y el tratamiento de imágenes. El rendimiento de muchos problemas computacionales suele estar dominado por la velocidad a la que puede ejecutarse una operación de multiplicación. Este libro ofrece una breve descripción de varios multiplicadores como Baugh Wooley, Pezaris, Array, Booth, multiplicadores védicos y multiplicadores basados en compresores. El objetivo principal es comparar varios tipos de multiplicadores en términos de consumo de energía, área y retardo. Estos conceptos de multiplicación con signo se implementan en Verilog HDL y se implementan en Cadence RTL Compiler con tecnología de 180nm.