Andere Kunden interessierten sich auch für
![ASIC Implementação de FP-AU de Baixa Potência usando Lógica Reversivel]( "ASIC Implementação de FP-AU de Baixa Potência usando Lógica Reversivel")
ASIC Implementação de FP-AU de Baixa Potência usando Lógica Reversivel23,99 €![Un modulador Sigma Delta de paso de banda en tiempo discreto de bajo consumo]( "Un modulador Sigma Delta de paso de banda en tiempo discreto de bajo consumo")
Un modulador Sigma Delta de paso de banda en tiempo discreto de bajo consumo26,99 €![ASIC Implementation of Low Power FP-AU using Reversible Logic]( "ASIC Implementation of Low Power FP-AU using Reversible Logic")
ASIC Implementation of Low Power FP-AU using Reversible Logic23,99 €![Decodificador de Viterbi asíncrono de bajo consumo]( "Decodificador de Viterbi asíncrono de bajo consumo")
Decodificador de Viterbi asíncrono de bajo consumo36,99 €![Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo]( "Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo")
Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo36,99 €![Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo]( "Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo")
Diseño de divisor flexible multibanda con reloj monofásico de bajo consumo36,99 €![Diseño mejorado de espejo de corriente CMOS de bajo consumo]( "Diseño mejorado de espejo de corriente CMOS de bajo consumo")
Diseño mejorado de espejo de corriente CMOS de bajo consumo39,99 €
Este libro ofrece una visión del diseño de arquitecturas VLSI para unidades artiméticas de punto flotante utilizando lógica reversible para aplicaciones de bajo consumo. El capítulo 1 resume la importancia de la lógica reversible. En el capítulo 2 se discuten varios enfoques en el diseño de circuitos aritméticos reversibles. El capítulo 3 describe la realización de puertas básicas en lógica reversible. En el capítulo 4 se discute el diseño ASIC del sumador de punto flotante reversible. En el capítulo 5 se delibera sobre el diseño ASIC del multiplicador de punto flotante reversible. Finalmente, el capítulo 6 concluye el trabajo.