Andere Kunden interessierten sich auch für
![Filtraggio in-loop nell'emergente standard HEVC]( "Filtraggio in-loop nell'emergente standard HEVC")
Filtraggio in-loop nell'emergente standard HEVC23,99 €![In-loop Filtering in Emerging HEVC Standard]( "In-loop Filtering in Emerging HEVC Standard")
In-loop Filtering in Emerging HEVC Standard23,99 €![Filtragem em loop no padrão HEVC emergente]( "Filtragem em loop no padrão HEVC emergente")
Filtragem em loop no padrão HEVC emergente23,99 €![Filtrage en boucle dans la norme HEVC émergente]( "Filtrage en boucle dans la norme HEVC émergente")
Filtrage en boucle dans la norme HEVC émergente23,99 €![Контурная фильтрация в новом стандарте HEVC]( "Контурная фильтрация в новом стандарте HEVC")
Контурная фильтрация в новом стандарте HEVC23,99 €![Digitales Wasserzeichensystem für die Videoauthentifizierung mit FPGA]( "Digitales Wasserzeichensystem für die Videoauthentifizierung mit FPGA")
Digitales Wasserzeichensystem für die Videoauthentifizierung mit FPGA39,90 €![Verbesserung der Effizienz der optischen Filterung für VLC]( "Verbesserung der Effizienz der optischen Filterung für VLC")
Verbesserung der Effizienz der optischen Filterung für VLC68,90 €
Dieses Buch schlägt den Entwurf und die Architektur eines De-Blocking-Filters (DBF) vor, der Blocking-Artefakte in der neuen, hocheffizienten Videokodierung (HEVC) beseitigt. DBF von HEVC verwendet zwei Arten von Filtern, normale und starke Filter. Die Architektur beider Filterarten wird in diesem Buch vorgeschlagen. Verteilte Speicher und zwei Datenpfade erhöhen die Parallelität und machen die Architektur effizienter. Die vorgeschlagene Architektur wurde zunächst in MATLAB 2013® implementiert, dann mit Verilog in MODELSIM 10.2c® beschrieben und schließlich in Xilinx ISE Design Suite 14.5® synthetisiert. Die vorgeschlagene Architektur wird mit Verilog beschrieben und auf FPGA implementiert. Die Architektur kann mit 46,65 Millionen Takten 4k UHD-Video mit 30 Bildern pro Sekunde in Echtzeit berechnen. Die Gesamtanzahl der äquivalenten Gatter der vorgeschlagenen Architektur beträgt 11,4K für die Implementierung auf Virtex-4-Boards und 46K für Virtex-5-Boards.