MPSoC con architettura multi-core eterogenea single-ISA - Prasath, R.Arun;Maheswari, P.Uma
23,99 €
inkl. MwSt.

Versandfertig in 6-10 Tagen
  • Broschiertes Buch

Il metodo di allocazione del processore RST per MPSoC con architettura multi-core eterogenea single-ISA, che è considerata una piattaforma promettente per lo sviluppo di MPSoC. L'obiettivo del metodo proposto è quello di terminare una corretta allocazione del processore e una configurazione di mappatura dei compiti tale che il tempo di esecuzione del carico di lavoro target sia ottimizzato mentre il vincolo di risorse/area dato è soddisfatto. Poiché lo spazio di soluzione del problema di sintesi del target cresce esponenzialmente con il numero di compiti nel carico di lavoro target e il numero…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
Il metodo di allocazione del processore RST per MPSoC con architettura multi-core eterogenea single-ISA, che è considerata una piattaforma promettente per lo sviluppo di MPSoC. L'obiettivo del metodo proposto è quello di terminare una corretta allocazione del processore e una configurazione di mappatura dei compiti tale che il tempo di esecuzione del carico di lavoro target sia ottimizzato mentre il vincolo di risorse/area dato è soddisfatto. Poiché lo spazio di soluzione del problema di sintesi del target cresce esponenzialmente con il numero di compiti nel carico di lavoro target e il numero di core, abbiamo proposto un metodo basato sull'euristica che decide prima i gruppi di compiti che dovrebbero essere mappati allo stesso processore, e poi esegue l'allocazione del processore e la mappatura dei compiti. I risultati sperimentali mostrano che il metodo proposto ha ridotto efficacemente lo spazio di soluzione e ha sintetizzato una configurazione di buona qualità in un tempo ragionevole. Sotto lo stesso vincolo di area, i risultati sintetizzati dal nostro metodo hanno raggiunto fino al 8,25% di miglioramento delle prestazioni rispetto alle prestazioni del sistema con tutti i core semplici, che forniscono il massimo parallelismo di esecuzione nel sistema.
Autorenporträt
Dr. R. Arun Prasath, Professor no Departamento de ECE no Siddhartha Institute of Technology & Science,Telangana. Recebeu o seu doutoramento no ICE da Universidade Anna, Chennai. Possui mais de 10 anos de experiência no ensino, bem como na investigação. O seu interesse de investigação inclui VLSI Signal Processing,Lowpower VLSI & WIreless Sensor Network.