13,99 €
inkl. MwSt.

Versandfertig in 6-10 Tagen
  • Broschiertes Buch

Metod raspredeleniq processorow RST dlq MPSoCs s geterogennoj mnogoqdernoj arhitekturoj single-ISA, kotoraq schitaetsq perspektiwnoj platformoj dlq razrabotki MPSoCs. Cel' predlagaemogo metoda - podobrat' prawil'noe raspredelenie processorow i konfiguraciü otobrazheniq zadach takim obrazom, chtoby optimizirowat' wremq wypolneniq celewoj rabochej nagruzki pri soblüdenii zadannyh ogranichenij na resursy/ploschad'. Poskol'ku prostranstwo reshenij zadachi celewogo sinteza rastet äxponencial'no s kolichestwom zadach w celewoj nagruzke i kolichestwom qder, my predlozhili äwristicheskij metod,…mehr

Produktbeschreibung
Metod raspredeleniq processorow RST dlq MPSoCs s geterogennoj mnogoqdernoj arhitekturoj single-ISA, kotoraq schitaetsq perspektiwnoj platformoj dlq razrabotki MPSoCs. Cel' predlagaemogo metoda - podobrat' prawil'noe raspredelenie processorow i konfiguraciü otobrazheniq zadach takim obrazom, chtoby optimizirowat' wremq wypolneniq celewoj rabochej nagruzki pri soblüdenii zadannyh ogranichenij na resursy/ploschad'. Poskol'ku prostranstwo reshenij zadachi celewogo sinteza rastet äxponencial'no s kolichestwom zadach w celewoj nagruzke i kolichestwom qder, my predlozhili äwristicheskij metod, kotoryj snachala opredelqet gruppy zadach, kotorye dolzhny byt' otobrazheny na odin processor, a zatem wypolnqet raspredelenie processorow i otobrazhenie zadach. Rezul'taty äxperimentow pokazywaüt, chto predlozhennyj metod äffektiwno sokraschaet prostranstwo reshenij i sinteziruet konfiguraciü horoshego kachestwa za razumnoe wremq. Pri odinakowom ogranichenii ploschadi, rezul'taty, sintezirowannye nashim metodom, dostigli do 8,25% uluchsheniq proizwoditel'nosti po srawneniü s proizwoditel'nost'ü sistemy so wsemi prostymi qdrami, kotorye obespechiwaüt maximal'nyj parallelizm wypolneniq w sisteme.
Autorenporträt
Dr. R. Arun Prasath, Professor no Departamento de ECE no Siddhartha Institute of Technology & Science,Telangana. Recebeu o seu doutoramento no ICE da Universidade Anna, Chennai. Possui mais de 10 anos de experiência no ensino, bem como na investigação. O seu interesse de investigação inclui VLSI Signal Processing,Lowpower VLSI & WIreless Sensor Network.