MPSoCs avec architecture multi-coeurs hétérogène single-ISA - Prasath, R.Arun;Maheswari, P.Uma
23,99 €
inkl. MwSt.

Versandfertig in über 4 Wochen
  • Broschiertes Buch

La méthode d'allocation de processeur RST pour les MPSoCs avec architecture multicoeur hétérogène single-ISA, qui est considérée comme une plateforme prometteuse pour le développement des MPSoCs. L'objectif de la méthode proposée est d'aboutir à une allocation de processeur appropriée et à une configuration de mappage de tâches telle que le temps d'exécution de la charge de travail cible soit optimisé tout en respectant les contraintes de ressources et d'espace données. Étant donné que l'espace de solution du problème de synthèse cible croît de manière exponentielle avec le nombre de tâches…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
La méthode d'allocation de processeur RST pour les MPSoCs avec architecture multicoeur hétérogène single-ISA, qui est considérée comme une plateforme prometteuse pour le développement des MPSoCs. L'objectif de la méthode proposée est d'aboutir à une allocation de processeur appropriée et à une configuration de mappage de tâches telle que le temps d'exécution de la charge de travail cible soit optimisé tout en respectant les contraintes de ressources et d'espace données. Étant donné que l'espace de solution du problème de synthèse cible croît de manière exponentielle avec le nombre de tâches dans la charge de travail cible et le nombre de coeurs, nous avons proposé une méthode heuristique qui détermine d'abord les groupes de tâches qui doivent être mappés sur le même processeur, puis effectue l'allocation du processeur et le mappage des tâches. Les résultats expérimentaux montrent que la méthode proposée réduit efficacement l'espace de solution, et synthétise une configuration de bonne qualité en un temps raisonnable. Sous la même contrainte d'espace, les résultats synthétisés par notre méthode ont atteint jusqu'à 8,25% d'amélioration de performance par rapport à la performance du système avec tous les coeurs simples, qui fournissent le parallélisme d'exécution maximum dans le système.
Autorenporträt
Dr. R. Arun Prasath, Professor no Departamento de ECE no Siddhartha Institute of Technology & Science,Telangana. Recebeu o seu doutoramento no ICE da Universidade Anna, Chennai. Possui mais de 10 anos de experiência no ensino, bem como na investigação. O seu interesse de investigação inclui VLSI Signal Processing,Lowpower VLSI & WIreless Sensor Network.