MPSoCs com arquitectura multi-núcleo heterogénea de um só visto - Prasath, R.Arun;Maheswari, P.Uma
23,99 €
inkl. MwSt.

Versandfertig in 6-10 Tagen
payback
12 °P sammeln
  • Broschiertes Buch

O método de atribuição do processador RST para MPSoCs com uma arquitectura multi-núcleo heterogénea de um únicoISA, que é considerada uma plataforma promissora para o desenvolvimento de MPSoCs. O objectivo do método proposto é terminar uma alocação adequada de processadores e uma configuração de mapeamento de tarefas de modo a que o tempo de execução da carga de trabalho alvo seja optimizado enquanto a restrição de recurso/área em questão é cumprida. Uma vez que o espaço de solução do problema da síntese alvo cresce exponencialmente com o número de tarefas na carga de trabalho alvo, e o número…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
O método de atribuição do processador RST para MPSoCs com uma arquitectura multi-núcleo heterogénea de um únicoISA, que é considerada uma plataforma promissora para o desenvolvimento de MPSoCs. O objectivo do método proposto é terminar uma alocação adequada de processadores e uma configuração de mapeamento de tarefas de modo a que o tempo de execução da carga de trabalho alvo seja optimizado enquanto a restrição de recurso/área em questão é cumprida. Uma vez que o espaço de solução do problema da síntese alvo cresce exponencialmente com o número de tarefas na carga de trabalho alvo, e o número de núcleos, propusemos um método baseado na heurística que rst decide os grupos de tarefas que devem ser mapeados para o mesmo processador, e depois realizar a alocação de processador e o mapeamento de tarefas. Os resultados experimentais mostram que, o método proposto reduziu efectivamente o espaço de solução, e sintetizou uma configuração de boa qualidade num tempo razoável. Sob a mesma restrição de área, os resultados sintetizados pelo nosso método alcançaram até 8,25% de melhoria de desempenho em relação ao desempenho do sistema com todos os núcleos simples, que proporcionam o paralelismo máximo de execução no sistema.
Autorenporträt
Dr. R. Arun Prasath, Professor no Departamento de ECE no Siddhartha Institute of Technology & Science,Telangana. Recebeu o seu doutoramento no ICE da Universidade Anna, Chennai. Possui mais de 10 anos de experiência no ensino, bem como na investigação. O seu interesse de investigação inclui VLSI Signal Processing,Lowpower VLSI & WIreless Sensor Network.