MPSoCs con arquitectura multinúcleo heterogénea single-ISA - Prasath, R. Arun; Maheswari, P. Uma
24,99 €
inkl. MwSt.

Versandfertig in über 4 Wochen
  • Broschiertes Buch

El método de asignación de procesadores RST para MPSoCs con arquitectura multinúcleo heterogénea single-ISA, que se considera una plataforma prometedora para el desarrollo de MPSoCs. El objetivo del método propuesto es conseguir una asignación de procesadores y una configuración de mapeo de tareas adecuadas, de forma que se optimice el tiempo de ejecución de la carga de trabajo objetivo y se cumplan las restricciones de recursos/área dadas. Dado que el espacio de soluciones del problema de síntesis del objetivo crece exponencialmente con el número de tareas de la carga de trabajo objetivo y el…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
El método de asignación de procesadores RST para MPSoCs con arquitectura multinúcleo heterogénea single-ISA, que se considera una plataforma prometedora para el desarrollo de MPSoCs. El objetivo del método propuesto es conseguir una asignación de procesadores y una configuración de mapeo de tareas adecuadas, de forma que se optimice el tiempo de ejecución de la carga de trabajo objetivo y se cumplan las restricciones de recursos/área dadas. Dado que el espacio de soluciones del problema de síntesis del objetivo crece exponencialmente con el número de tareas de la carga de trabajo objetivo y el número de núcleos, propusimos un método basado en la heurística que primero decide los grupos de tareas que deben asignarse al mismo procesador y luego realiza la asignación de procesadores y el mapeo de tareas. Los resultados experimentales muestran que el método propuesto reduce eficazmente el espacio de soluciones y sintetiza una configuración de buena calidad en un tiempo razonable. Bajo la misma restricción de área, los resultados sintetizados por nuestro método alcanzaron hasta un 8,25% de mejora en el rendimiento sobre el rendimiento del sistema con todos los núcleos simples, que proporcionan el máximo paralelismo de ejecución en el sistema.
Autorenporträt
Dr. R. Arun Prasath, Professor no Departamento de ECE no Siddhartha Institute of Technology & Science,Telangana. Recebeu o seu doutoramento no ICE da Universidade Anna, Chennai. Possui mais de 10 anos de experiência no ensino, bem como na investigação. O seu interesse de investigação inclui VLSI Signal Processing,Lowpower VLSI & WIreless Sensor Network.