MPSoCs mit heterogener Single-ISA-Multi-Core-Architektur - Prasath, R.Arun;Maheswari, P.Uma
35,90 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 6-10 Tagen
payback
0 °P sammeln
  • Broschiertes Buch

Die RST-Prozessorzuweisungsmethode für MPSoCs mit heterogener Single-ISA-Multicore-Architektur, die als vielversprechende Plattform für die Entwicklung von MPSoCs gilt. Das Ziel der vorgeschlagenen Methode ist es, eine geeignete Prozessorzuweisung und Task-Mapping-Konfiguration zu finden, so dass die Ausführungszeit der Ziel-Workloads optimiert wird, während die gegebene Ressourcen-/Flächenbeschränkung erfüllt wird. Da der Lösungsraum des Zielsyntheseproblems exponentiell mit der Anzahl der Tasks in der Ziel-Workload und der Anzahl der Cores wächst, haben wir eine heuristisch basierte Methode…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
Die RST-Prozessorzuweisungsmethode für MPSoCs mit heterogener Single-ISA-Multicore-Architektur, die als vielversprechende Plattform für die Entwicklung von MPSoCs gilt. Das Ziel der vorgeschlagenen Methode ist es, eine geeignete Prozessorzuweisung und Task-Mapping-Konfiguration zu finden, so dass die Ausführungszeit der Ziel-Workloads optimiert wird, während die gegebene Ressourcen-/Flächenbeschränkung erfüllt wird. Da der Lösungsraum des Zielsyntheseproblems exponentiell mit der Anzahl der Tasks in der Ziel-Workload und der Anzahl der Cores wächst, haben wir eine heuristisch basierte Methode vorgeschlagen, die zunächst die Gruppen von Tasks bestimmt, die auf denselben Prozessor abgebildet werden sollen, und dann die Prozessorzuweisung und das Task-Mapping durchführt. Die experimentellen Ergebnisse zeigen, dass die vorgeschlagene Methode den Lösungsraum effektiv reduziert und eine qualitativ hochwertige Konfiguration in einer angemessenen Zeit synthetisiert hat. Unter der gleichen Flächenbeschränkung erzielten die mit unserer Methode synthetisierten Ergebnisse eine Leistungsverbesserung von bis zu 8,25 % gegenüber der Leistung des Systems mit allen einfachen Kernen, die die maximale Ausführungsparallelität im System bieten.
Autorenporträt
Dr. R. Arun Prasath, Professor no Departamento de ECE no Siddhartha Institute of Technology & Science,Telangana. Recebeu o seu doutoramento no ICE da Universidade Anna, Chennai. Possui mais de 10 anos de experiência no ensino, bem como na investigação. O seu interesse de investigação inclui VLSI Signal Processing,Lowpower VLSI & WIreless Sensor Network.