O livro apresenta Multiplexer (MUX) grátis Carry Seleccionar Adder (CSA) usando o circuito lógico First Zero Finding (FZF). Modificámos ainda mais o sistema de modo a que o bloco RCA da segunda fase e o MUX da fase final sejam eliminados pelo circuito lógico FZF, devido ao qual se espera que o desempenho e os respectivos parâmetros melhorem. Com base na análise e observação do resultado obtido, verifica-se uma grande melhoria em potência e área. A concepção do CSA sem MUX poupa em média 41,45%, 48,26%, 52,21%, 33,82% de área, potência de fuga, potência e PDP respectivamente, no entanto 38,59% de atraso obtém aumentos em comparação com a concepção convencional do CSA. Todos os circuitos são implementados em Cadence virtuoso utilizando tecnologia de processo CMOS de 180 nm.