Andere Kunden interessierten sich auch für
![Additionneur Carry Select efficace en termes d'aire, de délai et de puissance]( "Additionneur Carry Select efficace en termes d'aire, de délai et de puissance")
Additionneur Carry Select efficace en termes d'aire, de délai et de puissance29,99 €![Modernisation du tableau de bord (LUMITEX) des locomotives]( "Modernisation du tableau de bord (LUMITEX) des locomotives")
Modernisation du tableau de bord (LUMITEX) des locomotives26,99 €![Conception et analyse d'un additionneur spécial moderne efficace]( "Conception et analyse d'un additionneur spécial moderne efficace")
Conception et analyse d'un additionneur spécial moderne efficace26,99 €![Additionneur complet utilisant CNFET pour les applications critiques de mission]( "Additionneur complet utilisant CNFET pour les applications critiques de mission")
Additionneur complet utilisant CNFET pour les applications critiques de mission40,99 €![Estimation du délai du chemin de propagation]( "Estimation du délai du chemin de propagation")
Estimation du délai du chemin de propagation29,99 €![Conception d'un multiplicateur à haute vitesse et à faible puissance]( "Conception d'un multiplicateur à haute vitesse et à faible puissance")
Conception d'un multiplicateur à haute vitesse et à faible puissance26,99 €![Conception améliorée d'un miroir de courant CMOS à faible puissance]( "Conception améliorée d'un miroir de courant CMOS à faible puissance")
Conception améliorée d'un miroir de courant CMOS à faible puissance39,99 €
Ce livre présente un additionneur à sélection de porteuse (CSA) sans multiplexeur (MUX) utilisant le circuit logique Premier Zéro Trouvé (FZF). Nous avons modifié le système de telle sorte que le bloc RCA du deuxième étage et le MUX de l'étage final sont éliminés par le circuit logique FZF, ce qui devrait améliorer les performances et les paramètres respectifs. Sur la base de l'analyse et de l'observation des résultats obtenus, on constate une amélioration majeure de la puissance et de la surface. La conception du CSA sans MUX permet d'économiser en moyenne 41,45%, 48,26%, 52,21%, 33,82% de la surface, de la puissance de fuite, de la puissance et du PDP respectivement, mais le retard augmente de 38,59% par rapport à la conception conventionnelle du CSA. Tous les circuits sont implémentés dans Cadence virtuoso en utilisant la technologie de processus CMOS 180nm.