A computação aproximada pode diminuir a complexidade do design com um aumento de desempenho e proficiência energética para aplicações resistentes a erros. Este resumo trata de uma nova abordagem de design para a aproximação de multiplicadores. Os produtos parciais do multiplicador são alterados para introduzir termos de probabilidade variáveis. A complexidade lógica da aproximação é variada para a acumulação de produtos parciais alterados com base na sua probabilidade. A aproximação proposta é utilizada em duas variantes de multiplicadores de 16 bits. Os resultados da síntese revelam que o multiplicador de 8 bits proposto permite economizar energia e reduz o atraso em relação a um multiplicador exato. Eles têm melhor precisão quando comparados com os multiplicadores estimados existentes. Que são melhores do que os trabalhos anteriores. O desempenho dos multiplicadores propostos é avaliado com uma aplicação de processamento de imagem usando um filtro Gaussiano, onde o filtro Gaussiano com modelo de multiplicador aproximado proposto atinge a maior relação sinal/ruído de pico (PSNR).