Networks-on-Chip (NoCs) são um substituto de uso geral, escalável para interconexões com fios médios partilhados, oferecendo muitas aplicações práticas na indústria. A Escala Dinâmica de Frequência de Voltagem (DVFS) é uma técnica em que os níveis de tensão-frequência de um chip são variados em tempo de funcionamento, frequentemente utilizada para conservar energia dinâmica. Foram propostas várias técnicas de optimização NoC baseadas em DVFS. Contudo, devido aos recursos necessários para validar decisões arquitectónicas através da prototipagem, poucas são implementadas. Como resultado, os projectistas são confrontados com uma falta de visão sobre potenciais economias de energia ou ganhos de desempenho nas fases iniciais da arquitectura. Esta tese propõe um simulador NoC consciente de DVFS com suporte para modelação por nó de frequência de potência e visualização rica para permitir o aperfeiçoamento de tais técnicas de optimização logo no início do ciclo de desenho. O simulador proposto também fornece um quadro de aferição de várias estratégias candidatas para permitir a prototipagem e optimização selectiva. Como parte da investigação, foram construídas extensões DVFS para um simulador de desempenho NoC existente e lançado para uso público. Esta tese serve também como um manual técnico para as extensões do simulador.