Ik presenteer een nieuw ontwerp voor een 1-bit fUll-adder met hybride-CMOS ontwerpstijl. Mijn benadering bereikt energiezuinige bewerkingen in 90nm-technologie. De hybride-CMOS ontwerpstijl maakt gebruik van verschillende CMOS circuits in logische stijl om nieuwe volledige optellers te bouwen met de gewenste specificaties. Het nieuwe SERF-vol-addercircuit (FA), geoptimaliseerd voor ultralaag vermogen, is gebaseerd op gemodificeerde XOR-poorten met clock gating om het stroomverbruik te minimaliseren. En veralgemeent tegelijkertijd full-swing uitgangen. De nieuwe full-adderschakeling werkt met succes bij lage spanningen met een uitstekende signaalintegriteit. De nieuwe adder vertoonde betere stroom- en vertragingsgegevens in vergelijking met de standaard volledige adders. Om de prestaties van de nieuwe volledige adder in een echt circuit te evalueren, realiseerden we 4-2,5-2,5-3,7-2,11-2,15-4,31-5 compressoren die voornamelijk worden gebruikt in vermenigvuldigingsmodules van DSP-filters. De simulatieresultaten zijn gebaseerd op 90 nm standarad CMOS-technologie. De simulatieresultaten laten een vermindering van 5% - 20% zien in vermogen en vertraging voor frequentie 50MHz en voedingsspanningen van 1,1 v.