OPTIMIERUNG DES THERMISCH BEWUSSTEN MEHRSTUFIGEN ROUTING FÜR 3D IC - K, Pandiaraj
79,90 €
inkl. MwSt.
Versandkostenfrei*
Versandfertig in 6-10 Tagen
  • Broschiertes Buch

Die Very Large Scale Integration (VLSI) ist ein Verfahren zur Herstellung eines integrierten Schaltkreises, bei dem eine große Anzahl von Transistoren auf einem einzigen Chip zusammengefügt wird. Ein 3D-IC wirkt sich sowohl auf die Ausführung als auch auf die Kabellänge in einem Stromversorgungssystem positiv aus. Ein dreidimensionaler integrierter Schaltkreis wird zu einem Entwicklungsprozess, bei dem Verbindungsverzögerungen und Stromverbrauch reduziert werden. Die verschiedenen Schichten des 3D-IC, die miteinander verbunden sind, können durch die Verwendung der Silizium-Via-Methode…mehr

Andere Kunden interessierten sich auch für
Produktbeschreibung
Die Very Large Scale Integration (VLSI) ist ein Verfahren zur Herstellung eines integrierten Schaltkreises, bei dem eine große Anzahl von Transistoren auf einem einzigen Chip zusammengefügt wird. Ein 3D-IC wirkt sich sowohl auf die Ausführung als auch auf die Kabellänge in einem Stromversorgungssystem positiv aus. Ein dreidimensionaler integrierter Schaltkreis wird zu einem Entwicklungsprozess, bei dem Verbindungsverzögerungen und Stromverbrauch reduziert werden. Die verschiedenen Schichten des 3D-IC, die miteinander verbunden sind, können durch die Verwendung der Silizium-Via-Methode hergestellt werden. Sie bietet aufgrund der geringeren Länge und des geringeren Stromverbrauchs eine bessere Leistung als der herkömmliche Ansatz. Ein Testzugriffsverfahren ist aufgrund der Auswirkungen der sinkenden Routingkosten von Bedeutung. Wenn eine große Anzahl von TSVs verwendet wird, führt dies zu einem höheren Flächenverbrauch und erhöht die endgültigen Chipkosten. Die ungleichmäßige Verteilung der TSV wird durch das Bonding-Stratum-Verfahren verursacht. Dies wirkt sich nicht nur auf die Fläche, sondern auch auf die Drahtlänge und die Temperatur aus. In der Routing-Phase könnten die Siliziumdurchkontaktierungen durch die Identifizierung von Leerräumen im integrierten Schaltkreissystem erfolgen.
Autorenporträt
Dr. K. PANDIARAJ wurde im Mai 1985 in Muhavoor, Tamil Nadu, Indien, geboren. Im Jahr 2006 erwarb er einen B.E. in Elektronik und Kommunikationstechnik an der Anna University, Chennai, 2008 einen M.Tech in VLSI DESIGN an der Anna University, Chennai, und 2021 einen Ph.D. an der Kalasalingam Academy of Research and Education in Krishnankoil.