Performance Analysis of Ternary Multiplier using Booth Encoding A Novel Approach to Ternary Multiplication
-
- Englisch ausgewählt
34,99 €
UVP
39,90 €
inkl. gesetzl. MwSt.,
Beschreibung
Produktdetails
Einband
Taschenbuch
Erscheinungsdatum
03.04.2020
Verlag
LAP LAMBERT Academic PublishingSeitenzahl
84
Maße (L/B/H)
22/15/0,6 cm
Gewicht
143 g
Auflage
1. Auflage
Sprache
Englisch
ISBN
978-620-2-52093-5
In the world of VLSI, the abundance of battery powered, handy and most importantly high performance electronic devices with inbuilt processors lead us to design the systems that are more robust and efficient enough in terms of the parameters like the design area, the power consumption and the device speed. The high speed data processing, low dissipation of power and smaller area bring with them the requirement of multipliers that are important building blocks of various Digital Signal Processing systems, multimedia applications and computer systems. This dissertation focuses on the design of the multiplier that is based on ternary logic rather than the conventional two valued logic. The 3 bit, 8 bit and 12 bit multipliers have been designed and performance analysis of all the three in terms of power dissipation, delay and area has been done effectively.
Noch keine Bewertungen vorhanden
Verfassen Sie die erste Bewertung zu diesem Artikel
Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.
Kurze Frage zu unserer Seite
Vielen Dank für dein Feedback
Wir nutzen dein Feedback, um unsere Produktseiten zu verbessern. Bitte habe Verständnis, dass wir dir keine Rückmeldung geben können. Falls du Kontakt mit uns aufnehmen möchtest, kannst du dich aber gerne an unseren Kund*innenservice wenden.
zum Kundenservice