Vor Ort
Merkzettel Warenkorb
  • Produktbild: Power-Aware Computer Systems
  • Produktbild: Power-Aware Computer Systems
Band 3164

Power-Aware Computer Systems Third International Workshop, PACS 2003, San Diego, CA, USA, December 1, 2003, Revised Papers

Aus der Reihe Lecture Notes in Computer Science

49,99 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

17.12.2004

Abbildungen

X, 215 p.

Herausgeber

Babak Falsafi + weitere

Verlag

Springer Berlin

Seitenzahl

215

Maße (L/B/H)

23,5/15,5/1,3 cm

Gewicht

359 g

Auflage

2005

Sprache

Englisch

ISBN

978-3-540-24031-0

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

17.12.2004

Abbildungen

X, 215 p.

Herausgeber

Verlag

Springer Berlin

Seitenzahl

215

Maße (L/B/H)

23,5/15,5/1,3 cm

Gewicht

359 g

Auflage

2005

Sprache

Englisch

ISBN

978-3-540-24031-0

Herstelleradresse

Springer-Verlag GmbH
Tiergartenstr. 17
69121 Heidelberg
DE

Email: ProductSafety@springernature.com

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)
  • Produktbild: Power-Aware Computer Systems
  • Produktbild: Power-Aware Computer Systems
  • Compilers.- Runtime Biased Pointer Reuse Analysis and Its Application to Energy Efficiency.- Inter-program Compilation for Disk Energy Reduction.- Embedded Systems.- Energy Consumption in Mobile Devices: Why Future Systems Need Requirements–Aware Energy Scale-Down.- Efficient Scratchpad Allocation Algorithms for Energy Constrained Embedded Systems.- Online Prediction of Battery Lifetime for Embedded and Mobile Devices.- Synchroscalar: Initial Lessons in Power-Aware Design of a Tile-Based Embedded Architecture.- Heterogeneous Wireless Network Management.- Microarchitectural Techniques.- “Look It Up” or “Do the Math”: An Energy, Area, and Timing Analysis of Instruction Reuse and Memoization.- CPU Packing for Multiprocessor Power Reduction.- Exploring the Potential of Architecture-Level Power Optimizations.- Coupled Power and Thermal Simulation with Active Cooling.- Cache and Memory Systems.- The Synergy Between Power-Aware Memory Systems and Processor Voltage Scaling.- Hot-and-Cold: Using Criticality in the Design of Energy-Efficient Caches.- PARROT: Power Awareness Through Selective Dynamically Optimized Traces.